硅谷101
芯片命名虽存在市场营销虚标,但得益于计算光刻、曲线逆向光刻及GAA结构等技术创新,半导体制程在2040年前仍不会触及物理极限。
AI-assisted summary of 人类会被困在1nm吗?深度解析光刻机与芯片制程的未来【硅谷101】 — original source. Check the original for full context.
Source published:
Detailed notes
## Background 本视频由 Bilibili 科技UP主“硅谷101”于 2025 年 8 月 8 日发布。根据页面简介,视频围绕“人类文明是否会被锁死在 1nm”这一话题,从技术角度深度拆解了光刻机突破物理极限的三大核心——光源、数值孔径与工艺因子,同时剖析了半导体巨头之间的商业博弈、芯片命名现状以及地缘政治下的产业链格局。
## TL;DR 视频全面梳理了光刻机与芯片制程的技术演进脉络,详细讲解了 EUV 光源生成、High-NA 变形镜头以及计算光刻与逆向光刻(ILT)等关键技术的突破。同时,节目揭示了所谓的“3nm/2nm”实际上是代工厂的营销命名而非物理线宽,并对比了佳能纳米压印(NIL)等替代路线的优缺点。最终指出,在算法、GPU 算力以及芯片架构演进的共同推动下,半导体行业短期内不会触碰物理极限。
## Atmosphere & style 整期视频呈现出硬核专业、严谨且充满求知欲的极客探讨氛围,深入浅出地将极为复杂的半导体物理与工程难题讲得生动有趣。叙述既有客观理性的技术拆解,又穿插了“奶牛放屁影响良率”、“全球仅两人能修喷嘴”等富有戏剧色彩的行业轶事与商业博弈故事。整体节奏张弛有度,既让人对微观工程的极致精密感到震撼,也引发对人类技术极限与地缘政治影响的深刻思考。
## Key takeaways - [00:00](https://www.bilibili.com/video/BV19stCzAEdc?t=0s) 光刻机的分辨率由锐利判局(Rayleigh Criterion)公式决定,缩小制程需降低波长或工艺因子 K1,或提高数值孔径 NA。 - [00:00](https://www.bilibili.com/video/BV19stCzAEdc?t=0s) EUV 光源通过每秒 5 万颗液态锡滴与 10 万次激光打靶产生,其喷嘴组装极度精密,全球仅两人能手工完成。 - [05:00](https://www.bilibili.com/video/BV19stCzAEdc?t=300s) EUV 量产的关键在于光源功率,从 2010 年不足 10W 提升至 2017 年的 250W 才开启商业化,目前向 1000W 攻坚。 - [05:00](https://www.bilibili.com/video/BV19stCzAEdc?t=300s) 更换光源波长代价极大,EUV 波长预计将沿用至 2035 年甚至 2040 年,业界同时在探索固体激光与 LDP 等替代方案。 - [10:00](https://www.bilibili.com/video/BV19stCzAEdc?t=600s) High-NA EUV 采用反射镜与变形镜头(水平 8 倍/垂直 4 倍)克服景深骤减问题,将临界尺寸 CD 从 13nm 降至 8nm。 - [15:00](https://www.bilibili.com/video/BV19stCzAEdc?t=900s) 英特尔豪赌 High-NA EUV 抢先组装以推进 18A 制程,而台积电因成本昂贵与曝光效率下降初期保持犹豫后才跟进。 - [20:00](https://www.bilibili.com/video/BV19stCzAEdc?t=1200s) 计算光刻(Computational Lithography)通过光瞳优化、OPC 及波前补偿等手段提升 K1 因子,以修正光的衍射畸变。 - [25:00](https://www.bilibili.com/video/BV19stCzAEdc?t=1500s) 逆向光刻(ILT)由正向规则演进为像素级反推,曲线 ILT 能跨越三个技术世代,GPU 算力与 AI 成为光刻进化的新燃料。 - [30:00](https://www.bilibili.com/video/BV19stCzAEdc?t=1800s) 芯片 3nm/5nm 的命名是商业营销游戏,受 FinFET/GAA 结构影响,晶圆上的实际物理线宽仍在 20nm 以上,距物理极限仍远。 - [35:00](https://www.bilibili.com/video/BV19stCzAEdc?t=2100s) 佳能纳米压印(NIL)如活字印刷般直接盖章,虽成本低,但因模板易磨损、产能低与对准困难,目前主要应用于闪存与先进封装。 - [40:00](https://www.bilibili.com/video/BV19stCzAEdc?t=2400s) ASML 深刻受制于美国政策源于其在美国的收购历史与技术渊源,其供应链采用淘汰率极高的高精度“手工雕琢”模式。
## Detailed walkthrough ### [00:00](https://www.bilibili.com/video/BV19stCzAEdc?t=0s) 制造数字文明命脉的王者:光刻机及其基本原理
光刻机被誉为掌握着数字文明命脉的机器,不仅造价高达数亿美元,其核心部件的维护要求更严苛到全球仅有两人能以手工方式完成。甚至由于环境控制极其精密,附近仅因若干气体干扰(如奶牛排放的气体)就能导致机器减产数小时。ASML 则是该领域绝对的王者。针对近年来业界关于“摩尔定律已死”、“芯片制造是否触碰物理极限”以及“人类是否会被锁死在 1 纳米”的疑问,本期视频从光源、数值孔径(NA)与工艺因子($K_1$)三大核心技术维度,拆解光刻机的现状与未来发展。
拆解一台深紫外(DUV)光刻机,其基本原理可简述为:光源模组发射短波长光线,穿过刻有芯片电路图的掩模版(Mask),经过光筒及庞大的透镜组将图像等比例缩小,投射到涂有光刻胶的晶圆上。这一过程类似于激光笔前加装图案透镜将图像成倍放大,只是光刻机中的光路是反向成倍缩小的。后续再经显影、刻蚀、光刻胶去除、离子注入和薄膜沉积等步骤,最终制成芯片。光刻机的分辨率越高,就能打印出更小的电路图。ASML 办公室墙上贴着著名的锐利判局(Rayleigh Criterion)公式:
$$CD = K_1 \cdot \frac{\lambda}{NA}$$
要缩小芯片制程(降低临界尺寸 $CD$),要么降低工艺因子 $K_1$ 和光的波长 $\lambda$,要么提高数值孔径 $NA$。
- **极紫外(EUV)极度苛刻的光源生成**:EUV 光刻机采用极紫外光。其光源产生过程极其惊人:高纯度液态锡在惰性气体施压下,以每秒 5 万颗的速度喷出直径仅 30 微米(约头发丝一半)的锡滴(Tin Droplet)。喷嘴极易堵塞,更换时需将两根几乎看不见的线精细缠绕在喷嘴处,全球仅有两人能手工完成,其中一人名叫 Joanne(因此业内有“与 Joanne 握手请务必小心”的说法)。 - **激光等离子体光源(LPP)运作细节**:低能量激光先将喷出的锡滴打成饼状,随后高能量激光再次轰击锡饼形成等离子体,辐射出极紫外光,再通过收集镜捕获至掩模版。由于每次轰击仅产生零点零几秒的光,因此每秒需喷出 5 万颗锡滴、激光完成 10 万次打靶,才能获得稳定的光源。
---
[00:05](https://www.bilibili.com/video/BV19stCzAEdc?t=5s) 光源演进的瓶颈与国内外的突破尝试
EUV 光刻机虽在 2019 年才实现商业化量产,但 ASML 第一代 EUV 设备早在 2010 年便已问世。当年无法量产的根本原因在于光源功率不足(低于 10 瓦),导致单片曝光时间极长,每小时仅能生产 5 到 10 片晶圆。直到 2017 年 7 月光源功率提升至 250 瓦,EUV 才真正开启商业化;2023 年提升至 600 瓦,目前正在攻克 1000 瓦目标。
改变光源波长会带来连锁反应,因为更换波长不仅涉及光刻机本身,还需重新开发与之匹配的显影与光刻胶(Photoresist)体系。因此光源波长是行业“不到万不得已绝对不换”的最终选项,目前的 EUV 波长预计将一路沿用至 2035 年甚至 2040 年。
除 ASML 采用的 LPP 方案外,全球其他机构也在积极探索替代路线: - **中科院上海光机所方案**:2024 年 3 月公布研究,尝试在 LPP 架构中用固体激光器替换二氧化碳激光器,并将液态锡替换为固体锡,旨在缩小结构并提升输出功率。 - **其他物理方案**:包括 DPP、LDP、SRS 以及自由电子激光(FEL)等。有消息称华为东莞工厂正测试基于 LDP 的 EUV 光刻系统,初期光源功率约为 80 瓦,计划于 2025 年第三季度开展试生产。
---
[00:10](https://www.bilibili.com/video/BV19stCzAEdc?t=10s) 高数值孔径(High-NA EUV)与布拉格反射镜技术
在波长短期内难以进一步缩短的情况下,提升精度落在了数值孔径($NA$)上。在蔡司(Zeiss)的无尘室中,进入前需换上无纤维内衣,因为生产 High-NA 透镜的精度要求到了极致:若将一块 30 厘米尺寸的镜片放大到德国国土大小,其表面起伏误差不能超过一颗足球的大小。
传统 DUV 光刻机通过复杂的凸透镜组聚焦光线并补偿像场弯曲、像散与畸变;但 EUV 光线会被包括空气和水在内的几乎所有介质吸收,因此必须改用反射镜。EUV 的“透镜”采用布拉格反射(Bragg Reflection)技术,原理类似于蝴蝶翅膀的微观结构与衍射光栅,只有波长匹配的光线才会从特定角度反射,其表面光滑度必须控制在 1 纳米以下(即原子级尺寸)。
由于单块如《三体》“水滴”般光滑的反射镜尺寸已逼近 2 米的物理极限,再做大极其困难。早在 2014 年 ASML 展出初代 EUV 实验品失败(因光源功率不足被分析师唱衰“摩尔定律已死”)时,第二代 High-NA 的研发工作就已经启动。当时蔡司极快地攻克了光学透镜难题,反而是光源拖了后腿。
最初未直接采用超大 $NA$ 是因为:若缩小倍数过大,会引发景深(Depth of Focus)骤减。晶圆表面的微小起伏或光刻胶厚度不均会导致高低位置成像效果不一致,造成系统级误差;同时放大倍数过大会降低单次曝光面积,拉长整体晶圆加工时间,大幅抬高生产成本。此外,$NA$ 过大还会显现出光学偏振效应,需要极复杂的后期修正。
---
[00:15](https://www.bilibili.com/video/BV19stCzAEdc?t=15s) 变形镜头与台积电、英特尔的商业博弈
为解决景深与曝光面积问题,High-NA EUV 引入了电影行业广泛使用的变形镜头(Anamorphic Optics)。通过在水平和垂直方向设置不同的放大倍率(例如水平压缩 8 倍提高分辨率,垂直仅压缩 4 倍以补偿景深损失),将原本正方形的图像压缩为长方形。ASML 官方宣称,High-NA 将临界尺寸($CD$)从 Low-NA 的 13 纳米降低至 8 纳米,可将晶体管尺寸缩小 1.7 倍,推动制程迈入 2 纳米节点。
然而,芯片代工龙头台积电与英特尔(Intel)在采购态度上截然不同: - **英特尔豪赌**:早在 2023 年 12 月便接收了全球首台 High-NA EUV,随后又拿下第二台。英特尔采取激进策略,设备未在 ASML 工厂组装便直接将零件运至英特尔现场组装调试。2024 年 5 月中旬,英特尔宣布其 18A(1.8 纳米)制程进入风险试产阶段。 - **台积电的犹豫与跟进**:Low-NA EUV 售价约 2 亿欧元,而 High-NA 飙升 75% 至 3.5 亿欧元,且由于掩模版被分割(De-magnification 变更),曝光效率反而有所下降。台积电认为通过 Low-NA 进行多重曝光(Double/Triple Patterning)同样能实现 2 纳米分辨率,经济效益更高。不过出于技术储备考虑,台积电已于 2024 年下半年正式下单采购。 - **下一代 Hyper-NA 展望**:2024 年 6 月 ASML 提出了 $NA$ 达 0.75 的 Hyper-NA EUV,预估 2030 年问世。但其造价预计将高达 6 亿多美元,而 $CD$ 仅能从 8 纳米微降至 6 纳米。此外,在晶圆上涂抹超薄光刻胶也将成为巨大挑战。专家预计 High-NA(0.55 $NA$)将统治市场至少十年。
---
[00:20](https://www.bilibili.com/video/BV19stCzAEdc?t=20s) 屁大点事与计算光刻:K1 因子的突破
过去在英特尔亚利桑那州的一家工厂内,每到夜深人静便会莫名其妙出现连续数小时良率下降的“玄学”现象。排查后发现,原因竟是凌晨一点风向转变,将附近奶牛场排放的含甲烷气体吹入无尘室导致。这一极端案例揭示了芯片制造对环境参数的极致敏感。
在锐利判局中,除了波长 $\lambda$ 和 $NA$ 外,工艺因子 $K_1$ 代表了掩模版、光源及光刻胶等环节的综合工艺复杂度。目前提升 $K_1$ 最核心的手段就是计算光刻(Computational Lithography)。
由于光的衍射与干涉效应,如果将真实的电路图案直接刻在掩模版上,打到晶圆上的图像会彻底模糊或扭曲(如同光的光滑双缝干涉现象)。为修正这一问题,计算光刻从四个维度着手: 1. **光瞳形状优化**:通过特定形状的光瞳(如仅允许竖向光通过)降低横向光照干扰。 2. **光源阵列控制**:ASML 研发了由无数微镜组成的 FlexRay 阵列,可灵活调节局部光照。 3. **光学临近效应修正(OPC)**:在掩模版图案的边角处增加衬套或微小辅助孔(SRAO),增强局部进光量以修正畸变。 4. **波前优化与热补偿**:光带有的能量在穿过透镜时会引发热胀冷缩,进而导致成像畸变。波前优化工具能精准计算并加热共轭镜片的对应位置以进行动态修正。
---
[00:25](https://www.bilibili.com/video/BV19stCzAEdc?t=25s) 从 OPC 到逆向光刻(ILT):AI 与 GPU 赋能
随着电路图复杂度剧增,正向调整的 OPC(依赖人工规则在多边形上修改)逐渐遇到瓶颈,进而进化到了逆向光刻技术(Inverse Lithography Technology, ILT)。
作为该领域的顶级专家,庞博士(2023 年当选 SPIE Fellow)解释道,OPC 是正向加减辅助图形,而 ILT 则是直接设定最终晶圆上所需的成像结果,通过算法全局反推出极其复杂的掩模版图案(例如为了印出一个圆孔,掩模版上算出来的可能是一个中心孔外围环绕多个同心环的怪异图形)。
庞博士最著名的贡献之一是将**曲线逆向光刻技术(Curved ILT)**引入光刻领域。以往芯片布线受限必须横平竖直,有了曲线 ILT 后,掩模版可以做出任意复杂的曲线,使芯片布线更加灵活紧凑,管脚堆叠更密。iMEC(比利时微电子中心)指出,芯片图案转变为曲线后,带来的提升能直接跨越三个技术世代,其对半导体产业的贡献甚至超越了从 EUV 到 High-NA 的硬件跨越。
与基于多边形(Polygon)计算的 OPC 不同,ILT 完全基于像素(Pixel)进行计算,这使得 GPU 成为运算的最佳载体(尤其是 NVIDIA 的 GPU 算力)。通过“更强芯片计算出更高光刻精度,进而生产出更强芯片”的左脚踩右脚循环,AI 算力已成为光刻机进化的新燃料。
此外,在机械工程层面,光刻胶晶圆台(TwinScan)需要以磁悬浮状态处于六自由度的浮空运动中,其表面平整度高度误差必须低于 10 纳米,掩模版移动加速度高达 32g(约过山车的 8 倍)。为了解决平整度与测量问题,ASML 甚至专门设立了独立部门。
---
[00:30](https://www.bilibili.com/video/BV19stCzAEdc?t=30s) 芯片命名的谎言与真实的物理空间
长期以来,公众和市场都被芯片厂商的命名规则所误导——手机里宣称的“3 纳米”或“5 纳米”芯片,其物理实体尺寸甚至从未低于 20 纳米。
在 28 纳米之前,芯片上的晶体管采用平面结构,命名直接对应栅极长度(Gate Length),能准确反映晶体管尺寸与密度。但随着尺寸微缩引发严重的量子隧道效应(漏电),工程界引入了立体的 FinFET(鳍式场效应晶体管)结构。此时判断晶体管大小需要综合考虑鳍片宽度、鳍片间距、栅极间距等多个三维参数,不再存在单一的标准尺寸。
为了在商业营销中不落人后,厂商们开启了“数字游戏”: - **营销战的起点**:台积电在落后于英特尔时期,开始采用每代乘以 0.7 的营销命名逻辑(28nm $\rightarrow$ 20nm $\rightarrow$ 16nm $\rightarrow$ 12nm $\rightarrow$ 7nm),此举迫使英特尔后期将其实际密度高于竞争对手 7nm 的 10nm 改名为“Intel 7”。 - **物理真实尺寸**:即便是宣称的 2 纳米制程,晶圆上的实际线宽或节距(Pitch)也仍在 20 至 30 纳米左右(例如日本 Rapidus 宣称试产的 2nm,在第三方机构 TechInsights 看来仅相当于 3nm 级别)。 - **未来结构演进**:芯片正全面转向 GAAFET(全环绕栅极晶体管),相当于将住房从平面升级为立体高楼,在相同占地面积下容纳更多电子流过。由于物理尺寸距离几纳米的极限还相当遥远,ASML 官方认为至少在 2040 年之前,行业完全不必担心触及物理极限。
---
[00:35](https://www.bilibili.com/video/BV19stCzAEdc?t=35s) 替代方案探索:纳米压印(NIL)的机遇与局限
在抛弃昂贵光刻机的替代路线中,佳能(Canon)主导的纳米压印(Nanoimprint Lithography, NIL)备受关注。如果把光刻机比作激光打印机,纳米压印就像“盖章”或活字印刷——直接将刻有电路的模板压入晶圆表面光刻胶,经紫外光固化后成型。该技术由华裔科学家周郁(Steven Chou)于 1995 年提出。
佳能于 2023 年 10 月推出首款可量产的 NIL 设备,号称实现 14 纳米最小线宽(相当于 5 纳米制程),未来目标突破 10 纳米线宽(相当于 2 纳米制程)。然而,NIL 在逻辑芯片领域的推广面临三大难以逾越的障碍: 1. **模板成本与磨损**:传统光刻掩模版是放大 4 倍的,制作容易;NIL 模板必须与实际电路 1:1 制作,难度极高。且直接物理接触会导致模板磨损脱模损坏,需频繁更换。 2. **产能低下**:ASML 设备每小时可产出 185 片晶圆,而 NIL 每小时仅约 100 片,分摊成本极高。 3. **良率与对准极其困难**:脱模易导致纳米级线路断裂,多层结构层间对准(Overlay)控制难度远高于投影式光刻。
由于容错率低,NIL 目前最可行的落地场景是结构重复、容错率高的 Flash NAND 闪存芯片,以及近年来兴起的大面积先进封装(Packaging)领域。
---
[00:40](https://www.bilibili.com/video/BV19stCzAEdc?t=40s) 地缘政治、复杂供应链与 ASML 的企业文化矛盾
随着半导体产业演变为地缘政治焦点的当下,美国极力推动芯片制造业回流。不同于消费电子对人工成本高度敏感,光刻机制造属于极度依赖专家与高精度手工雕琢的产业,ASML 在美国的工厂(如赛斯相关设施)人数已从 2000 人扩建至 4000 人以上,美地生产完全具备可行性。
然而,ASML 深刻受制于美国政策的原因在于历史与技术的深度缠绕: - **技术渊源**:EUV 的极紫外激光器来自于 ASML 收购的美国公司 Cymer;1999 年美国发起 EUV LLC 联盟时,ASML 与美国能源部达成协议参与其中;2001 年 ASML 收购了拥有军工背景的美国 SVG(硅谷集团),当时美国政府为了打压日本半导体(佳能、尼康),最终批准了这项收购。 - **供应链差异**:ASML 拥有超过 5000 家供应商,其模式是“手工雕琢式”的——即使 100 个零件报废 99 个,只要留下 1 个达标并能在后期补正尺寸误差即可;而苹果则是基于正态分布的大规模标准化量产。
有趣的是,尽管生产着全球最精密的仪器,ASML 在管理层面却屡屡出现低级疏忽。例如 2023 年底因财报提前泄密导致股价大跌,2024 年 7 月 CEO Christoph Fouquet 在财报表现优异的情况下公开警告关税政策可能导致 2026 年停止增长,引发股价暴跌并遭股民痛骂。追溯其历史,这种在追求极致技术的激进心态与管理细节疏漏之间的矛盾,正是 ASML 独特企业文化的一体两面。
---
### 关键事实与数据速查 - **锐利判局公式**:$CD = K_1 \cdot \frac{\lambda}{NA}$ - **EUV 锡滴喷射参数**:速度 50,000 颗/秒,直径 30 微米,需结合每秒 100,000 次激光打靶。 - **光源功率演进**:2010 年 $<10\text{W}$ $\rightarrow$ 2017 年 $250\text{W}$(商业化起点) $\rightarrow$ 2023 年 $600\text{W}$ $\rightarrow$ 未来目标 $1000\text{W}$。 - **设备价格与参数对比**: - Low-NA EUV:约 2 亿欧元,$NA=0.33$,$CD=13\text{nm}$。 - High-NA EUV:约 3.5 亿欧元,$NA=0.55$,$CD=8\text{nm}$。 - Hyper-NA EUV:预估 $>6\text{亿美元}$,$NA=0.75$,$CD=6\text{nm}$(预计 2030 年)。 - **镜头与机械指标**:High-NA 采用变形镜头(水平压缩 8 倍,垂直压缩 4 倍);晶圆台位移加速度达 $32g$,表面高度误差需小于 $10\text{nm}$。
## Notable quotes > [00:00](https://www.bilibili.com/video/BV19stCzAEdc?t=0s) 与 Joanne 握手请务必小心
> [00:00](https://www.bilibili.com/video/BV19stCzAEdc?t=0s) 摩尔定律已死
> [00:00](https://www.bilibili.com/video/BV19stCzAEdc?t=0s) 人类是否会被锁死在 1 纳米
> [25:00](https://www.bilibili.com/video/BV19stCzAEdc?t=1500s) 更强芯片计算出更高光刻精度,进而生产出更强芯片
## Mentioned ASML, Intel, 台积电, Zeiss, Cymer, SVG, Canon, NVIDIA, 中科院上海光机所, 华为, iMEC, TechInsights, Rapidus, Joanne, 庞博士, 周郁, Christoph Fouquet, DUV, EUV, Low-NA EUV, High-NA EUV, Hyper-NA EUV, FinFET, GAAFET, NIL
## 弹幕氛围 (Danmaku mood) — 2434 条 [Source](https://www.bilibili.com/video/BV19stCzAEdc)