ASML提升DUV产能与套刻精度支撑芯片生产与3D集成需求

硅谷101

DUV光刻机凭借低成本高产能优势承担先进芯片九成电路印制，并通过优化工艺因子、提升套刻精度及结合计算光刻延续生命力。

AI-assisted summary of 都2026年了，为什么ASML还在研究“上一代”DUV？【硅谷101】 — original source. Check the original for full context.

Source published: 2026-02-25

Detailed notes

## Background 该内容由 Bilibili UP 主“硅谷101”于 2026 年 2 月 25 日发布。视频简介指出，即便在 EUV 已发展至第二代、芯片朝着 2D 微缩与 3D 集成演进的背景下，DUV 在先进芯片生产中仍占据高达 90% 的份额，视频旨在探讨 ASML 深入研发 DUV 的原因、其巨大的潜力以及挖掘这些潜力的方法。

## TL;DR DUV 凭借每小时超 400 片的高曝光效率与成熟的成本控制，依然是芯片制造不可或缺的经济支柱。随着物理极限逼近，行业正在 2D 微缩与 3D 集成两条路径上拓展潜力：一方面通过优化工艺因子 $K_1$、升级钻石涂层晶圆台与前后向补偿机制来极力提升套刻精度（Overlay），并借助全景光刻与计算光刻链路延续微缩寿命；另一方面推出像 TwinScan XT:260 这样的大视场光刻设备以应对 3D 堆叠中的对准挑战。最终，EUV 作为探索技术前沿的“矛”，与作为稳健防线和产能担当的“盾”DUV 协同配合，共同支撑起现代半导体产业。

## Atmosphere & style 全片呈现出极具科技感与严谨理性的专业科普调性，语言简洁流畅、深入浅出。讲解者通过如“从上海发射子弹击中北京靶心”等生动拟喻，将极微观、高度抽象的光刻技术难点转化为直观震撼的场景，使复杂的硬核半导体知识兼具说服力与可观赏性。整体氛围冷静、客观而充满求知热情，带给观众一种在宏大半导体产业浪潮中洞悉底层技术逻辑与商业本质的笃定感。

## Key takeaways - [00:00](https://www.bilibili.com/video/BV1cHfsBHEU1?t=0s) 在 3nm 等最先进芯片生产中，绝大部分电路层（约 90%）依然由 DUV 光刻机印制，只有最精细的关键电路层（约 20 多层）需要动用 EUV。 - [00:00](https://www.bilibili.com/video/BV1cHfsBHEU1?t=0s) DUV 保持主导地位的核心在于成本与效率：顶级 DUV 每小时可曝光 400 片以上晶圆，而 EUV 受限于反射镜机制与光源功率，每小时普遍仅约 180 片。 - [00:00](https://www.bilibili.com/video/BV1cHfsBHEU1?t=0s) 随着物理极限逼近，半导体制造呈现 2D 微缩与 3D 集成两条并行路线，其中 3D 堆叠在 W2W、D-to-W、D-to-D 等封装方向上对纳米级的对准精度（Overlay）提出了极高要求。 - [05:00](https://www.bilibili.com/video/BV1cHfsBHEU1?t=300s) 在光刻公式中 DUV 波长与数值孔径达到极限后，优化重点转向工艺因子 K1，如使用 FlexRay 等光源调节模块细化光照。 - [05:00](https://www.bilibili.com/video/BV1cHfsBHEU1?t=300s) 提升套刻精度（Overlay）是一项系统工程，依赖高精度硬件材料、平整度低于 10 纳米的钻石涂层晶圆台，以及预测性与反馈性两套误差补偿机制。 - [05:00](https://www.bilibili.com/video/BV1cHfsBHEU1?t=300s) 针对 3D 集成先进封装需求，ASML 推出了 TwinScan XT:260 等专用设备，提供 4 倍于传统视场的曝光面积，避免拼版拼接并提升效率。 - [10:00](https://www.bilibili.com/video/BV1cHfsBHEU1?t=600s) 全景光刻（Holistic Lithography）整合了量测（Metrology）与检测（Inspection），通过 YieldStar 等工具将实时量测数据反馈给光刻机动态修正。 - [10:00](https://www.bilibili.com/video/BV1cHfsBHEU1?t=600s) 通过收购汉民微测（HMI），ASML 引入了电子束检测技术，未来多束电子束技术将大幅提高检测效率与精度。 - [10:00](https://www.bilibili.com/video/BV1cHfsBHEU1?t=600s) 计算光刻是一条包含 SMO、FEM、MXP、OPC/ILT 及 LMC 等关键环节的完整软件工具链，配合新一代磁悬浮平台使 DUV 产能跨过每小时 400 片关口，继续延续 2D 微缩与经济效益。

## Detailed walkthrough ### [00:00](https://www.bilibili.com/video/BV1cHfsBHEU1?t=0s) DUV 的核心地位与经济效益

在 3nm 等最先进的芯片生产中，绝大部分电路依然依靠 DUV（深紫外）光刻机来印制。芯片就像一栋上百层的超复杂大楼，只有最精细的关键电路层（约 20 多层）需要动用 EUV（极紫外），而其余绝大多数电路层 DUV 完全能够胜任。工程师指出，在先进芯片生产中 DUV 的占比可达 90%，主流市场更是全部采用 DUV。

DUV 能够持续占据主力地位，核心原因在于生产成本与效率的巨大优势：

* **生产效率**：顶级 DUV 光刻机每小时可曝光 400 片以上的晶圆，普遍在 300 片以上；而产量最高的 EUV 每小时最多曝光 220 片，普遍仅为 180 片左右。 * **物理机制**：EUV 容易被物质吸收，必须采用反射镜而非传统折射透镜，且光源功率尚在突破阶段，导致打在晶圆上的光线功率较低，需要更长的曝光时间。 * **设备与市场需求**：DUV 技术成熟、维护成本低。汽车、存储、电源管理及显示驱动等芯片并不追求极端制程，而是对成本、可靠性与稳定性有极高要求，更适合使用经济稳定的 DUV。

---

[00:00](https://www.bilibili.com/video/BV1cHfsBHEU1?t=0s) 3D 集成趋势与光刻对准挑战

随着物理极限逼近，芯片制造沿着 2D 微缩与 3D 集成两条路径发展。3D 集成通过在垂直方向堆叠芯片来提升性能，主要分为三种方式：

* **Wafer-to-Wafer (W2W)**：两个完整晶圆对齐堆叠连接后切片。 * **Die-to-Wafer (D-to-W)**：晶圆切成裸片后，精准贴放到另一晶圆指定位置。 * **Die-to-Die (D-to-D)**：切好的裸片直接与另一裸片堆叠。

3D 堆叠已广泛应用于带有 X3D 的桌面级 CPU（通过堆叠 L3 缓存提升游戏性能）、高带宽内存（HBM）以及 AI 芯片（整合计算与内存芯片以降低通信延迟）。然而，3D 集成面临热管理、通信效率与结构稳定性等挑战，其中极为关键的技术难点在于“对准（Alignment）”。在指甲盖大小的芯片上严丝合缝地堆叠成千上万个比头发丝细上千倍的接口，允许的偏差通常只有几个纳米，其难度相当于“从上海发射一颗子弹正好击中北京的靶心”。

---

[05:00](https://www.bilibili.com/video/BV1cHfsBHEU1?t=300s) 优化工艺因子与套刻精度（Overlay）

基于光刻机核心公式 $\text{CD} = K_1 \cdot \frac{\lambda}{\text{NA}}$，由于 DUV 的波长（$\lambda$）已达极限，数值孔径（$\text{NA}$）也已通过浸润式技术提升，剩下的优化空间在于工艺因子 $K_1$。例如在光源模块加入由 4000 多个反射元件组成的 FlexRay 来细化光照。

此外，影响多层芯片对准准确度的关键参数是套刻精度（Overlay，即前后两次光刻形成图案之间的对准精度）。提升 Overlay 是一个系统性工程：

* **硬件与材料升级**：采用更低畸变与更稳定材料的投影物镜、低热膨胀材料制作掩模版、优化抗蚀剂配方，以及使用更高精度的激光干涉仪定位系统和磁悬浮平台。 * **钻石涂层晶圆台**：晶圆台平整度极度关键（ASML 曾设立 Flatness Center 专门研究，要求晶圆台/晶圆夹具平整度低于 10 纳米）。在曝光过程中，晶圆台的高速移动易造成磨损，引入钻石涂层可显著提高硬度并降低磨损，避免成像失焦与多层电路对准失效。 * **误差补偿机制**： * *预测性补偿 (Feed Forward)*：利用模型或前道工序数据预测晶圆因温度或应力产生的形变，在曝光时预先施加反向修正量以抵消形变。 * *反馈性补偿 (Feedback)*：在曝光和量测后，分析套刻误差等数据，形成修正参数反馈给光刻机，用于调整下一片晶圆或下一个批次的曝光。 * **先进封装设备**：针对 3D 集成所需的键合与硅通孔（TSV）工艺，ASML 推出了首款可用于先进封装的光刻机 **TwinScan XT:260**。该设备具备大视场曝光能力，可提供 4 倍于传统视场的曝光面积，避免了大尺寸芯片拼版产生的拼接需求，既降低了套刻精度要求，又提升了生产效率。

---

[10:00](https://www.bilibili.com/video/BV1cHfsBHEU1?t=600s) 全景光刻：量测、检测与电子束技术

2016 年，ASML 以约 27.5 亿欧元现金（溢价约 30%）收购了先进电子束检测设备公司汉民微测（Hermes Microvision, HMI），将其整合为全景光刻解决方案（Holistic Lithography）的关键一环。

* **量测与检测的区别**： * *量测（Metrology）*：精确测量关键数值（如线宽是 19nm 还是 20nm，套刻偏差是 2nm 还是 3nm），直接决定性能和良率。例如 YieldStar 等量测工具在显影或刻蚀后对专用标记进行测量，并将实时数据反馈给光刻机进行动态调整。 * *检测（Inspection）*：快速扫描晶圆定位物理缺陷（如开路、短路）。 * **电子束与光学检测结合**：传统的电子束量测（如 HMI eScan 1100）虽然精度高、能穿透多层且可进行局部通电测试，但由于采用逐点扫描方式，速度较慢。业界普遍结合光学检测与电子束检测以平衡效率。工程师透露，未来电子束检测将从 25 束升级至 2700 束，大幅提升检测速度。

---

[10:00](https://www.bilibili.com/video/BV1cHfsBHEU1?t=600s) 计算光刻链路与 DUV 的未来

在 2D 微缩路径上，随着晶体管结构演变为 FinFET 和 GAAFET，计算光刻（Computational Lithography）成为提升精度的核心。ASML 的计算光刻并非单一软件，而是一条完整的工具链路：

1. **SMO**：根据掩模图案调整光源的光瞳与 FlexRay，提升成像质量。 2. **FEM**：建立焦距与曝光量模型，模拟光刻以辅助修正和检查。 3. **MXP**：利用实际量测数据为计算模型提供大量训练数据。 4. **OPC / ILT**：对掩模图形进行调整与优化。 5. **LMC**：验证图形的可制造性，避免生产中出现失效或缺陷。

提升 Overlay 与检测技术同样在为 DUV 的 2D 微缩延续生命力。在产能与经济性方面，ASML 推出的 **TwinScan NXT:1980Di / NXT:2100i / NXP:870B** 等最新设备搭载了新一代磁悬浮平台与升级的光学器件，将晶圆产速提升至每小时 400 片以上。

EUV 作为“矛”负责探索技术前沿，DUV 作为“盾”稳健守护芯片生产的经济基业。两者协同配合，构成了支撑整个半导体行业前行的完整技术图谱。

## Notable quotes > [00:00](https://www.bilibili.com/video/BV1cHfsBHEU1?t=0s) 都2026年了，光刻巨头ASML竟然还在研发上一代的DUV技术？

> [00:00](https://www.bilibili.com/video/BV1cHfsBHEU1?t=0s) 目前在先进芯片生产中，DUV的占比甚至可以达到90%，而且这项技术，竟然还有进步的空间。

> [00:00](https://www.bilibili.com/video/BV1cHfsBHEU1?t=0s) 芯片就像一栋上百层的超复杂大楼，只有最精细的关键电路层（约 20 多层）需要动用 EUV（极紫外），而其余绝大多数电路层 DUV 完全能够胜任。 — 工程师

> [00:00](https://www.bilibili.com/video/BV1cHfsBHEU1?t=0s) 顶级 DUV 光刻机每小时可曝光 400 片以上的晶圆，普遍在 300 片以上；而产量最高的 EUV 每小时最多曝光 220 片，普遍仅为 180 片左右。

> [00:00](https://www.bilibili.com/video/BV1cHfsBHEU1?t=0s) 汽车、存储、电源管理及显示驱动等芯片并不追求极端制程，而是对成本、可靠性与稳定性有极高要求，更适合使用经济稳定的 DUV。

> [00:00](https://www.bilibili.com/video/BV1cHfsBHEU1?t=0s) 在指甲盖大小的芯片上严丝合缝地堆叠成千上万个比头发丝细上千倍的接口，允许的偏差通常只有几个纳米，其难度相当于“从上海发射一颗子弹正好击中北京的靶心”。

> [05:00](https://www.bilibili.com/video/BV1cHfsBHEU1?t=300s) 曝光过程中，晶圆台的高速移动易造成磨损，引入钻石涂层可显著提高硬度并降低磨损，避免成像失焦与多层电路对准失效。

> [05:00](https://www.bilibili.com/video/BV1cHfsBHEU1?t=300s) 针对 3D 集成所需的键合与硅通孔（TSV）工艺，ASML 推出了首款可用于先进封装的光刻机 TwinScan XT:260。

> [10:00](https://www.bilibili.com/video/BV1cHfsBHEU1?t=600s) 量测（Metrology）：精确测量关键数值（如线宽是 19nm 还是 20nm，套刻偏差是 2nm 还是 3nm），直接决定性能和良率。

> [10:00](https://www.bilibili.com/video/BV1cHfsBHEU1?t=600s) 未来电子束检测将从 25 束升级至 2700 束，大幅提升检测速度。 — 工程师

> [10:00](https://www.bilibili.com/video/BV1cHfsBHEU1?t=600s) EUV 作为“矛”负责探索技术前沿，DUV 作为“盾”稳健守护芯片生产的经济基业。两者协同配合，构成了支撑整个半导体行业前行的完整技术图谱。

## Mentioned ASML, 硅谷101, DUV, EUV, X3D, HBM, FlexRay, Flatness Center, TwinScan XT:260, Hermes Microvision, HMI, Holistic Lithography, YieldStar, HMI eScan 1100, FinFET, GAAFET, SMO, FEM, MXP, OPC, ILT, LMC, TwinScan NXT:1980Di, TwinScan NXT:2100i, TwinScan NXP:870B

## 弹幕氛围 (Danmaku mood) — 207 条观众整体氛围以技术讨论与科普学习为主，情绪相对理性且伴有适度调侃。大家在面对硬核芯片制造知识时普遍感到深奥但有意思，同时伴随对主持人外观/AI感的吐槽，以及围绕国产芯片（如华为、麒麟）、芯片工艺（DUV/EUV）和进口限制的技术争论。

**整体情绪**：😊 正面 35% · 😐 中性 50% · 😞 负面 15%

**热议点** - **针对芯片工艺与EUV/DUV光刻机使用场景的技术理性讨论** —— “芯片也就最基底的几层需要euv，上面的几十层duv足够了” - **弹幕刷屏参与视频互动与时间预测** —— “10年” - **对国产芯片（华为麒麟、长江存储）及重复曝光/3D堆叠等技术的探讨与吐槽** —— “国产都能用duv造出9030了，其实真正用到EUV的电路少之又少。” - **对主持人外观、妆容、美颜及语气“AI感”的吐槽与夸奖** —— “刚才的发音感觉有点AI感” - **视频内容过于硬核，观众直呼“看不懂但大受震撼”** —— “看完了，虽然不懂” - **关于光刻机禁售与国际限制的无奈调侃** —— “那肯定是不可能的，这是美国佬的”

**代表弹幕** > 你亲眼见过真正的光刻机吗？

> 芯片也就最基底的几层需要euv，上面的几十层duv足够了

> 刚才的发音感觉有点AI感

> 10年

> 积热极其严重

> 长江存储：这我熟

> 虽然听不懂，但我只是来看茜姐的

> 看完了，虽然不懂

> 这太硬核了

> 那肯定是不可能的，这是美国佬的

[Source](https://www.bilibili.com/video/BV1cHfsBHEU1)

中文简报

ASML提升DUV产能与套刻精度支撑芯片生产与3D集成需求 DUV光刻机凭借低成本高产能优势承担先进芯片九成电路印制，并通过优化工艺因子、提升套刻精度及结合计算光刻延续生命力。 DUV凭借每小时超400片的高曝光效率与成熟的成本控制，依然是芯片制造不可或缺的经济支柱。随着物理极限逼近，行业正在2D微缩与3D集成两条路径上拓展潜力：一方面通过优化工艺因子K1、升级钻石涂层晶圆台与前后向补偿机制来极力提升套刻精度（Overlay），并借助全景光刻与计算光刻链路延续微缩寿命；另一方面推出像TwinScan XT:260这样的大视场光刻设备以应对3D堆叠中的对准挑战。最终，EUV作为探索技术前沿的“矛”，与作为稳健防线和产能担当的“盾”DUV协同配合，共同支撑起现代半导体产业。在 3nm 等最先进制程芯片制造中，DUV 仍承担约 90% 电路层的曝光任务；顶级 DUV 每小时曝光可达 400 片以上晶圆，在效率和成本上展现出不可替代的经济基底优势。 (0:00) 随着芯片走向 3D 集成与先进封装，对准精度（Overlay）成为核心挑战；DUV 转向优化工艺因子 K1，引入平整度低于 10 纳米的钻石涂层晶圆台，并结合预测性与反馈性双重误差补偿机制。 (5:00) 针对 3D 集成键合与 TSV 工艺，ASML 推出了先进封装光刻机 TwinScan XT:260，具备 4 倍于传统视场的单次曝光面积，有效避免了大尺寸芯片拼接带来的良率损耗与复杂对准问题。 (5:00) ASML 依托整合 YieldStar 实时量测、汉民微测电子束检测与全套计算光刻的“全景光刻”体系，让 DUV 继续在 2D 微缩与先进封装中释放潜力，与 EUV 形成前沿探索与稳健基石的互补协同。 (10:00)

Reading summary

节目指出，尽管尖端芯片制程已步入 3nm 及以下，但 DUV（深紫外）光刻机凭借产能效率、维护成本与工艺成熟度，依然承担着先进制程中绝大部分电路层及主流市场的生产；同时，ASML 通过优化套刻精度、完善全景光刻与计算光刻链路，持续延展 DUV 在 3D 集成与微缩制造中的核心竞争力。产能效率与成本优势奠定主力地位 (0:00) 在 3nm 等尖端制程芯片的生产中，制造流程并非全部依赖 EUV。工程师指出，芯片结构宛如上百层的高楼，通常仅有约 20 多层最精细的关键电路必须使用 EUV，其余多达 90% 的电路层仍由 DUV 负责，主流市场更是全量采用 DUV。汽车、存储、电源管理及显示驱动等芯片并不追求极端微缩制程，而是严苛考量成本、可靠性与稳定性，因而成熟的 DUV 更具应用合理性。 DUV 的主导地位还体现在产速与物理机制差异上。顶级 DUV 光刻机每小时曝光量超过 400 片晶圆，普遍水平在 300 片以上；而当前顶级 EUV 每小时最多曝光 220 片，普遍仅在 180 片左右。由于 EUV 极易被物质吸收而必须采用反射镜系统，加之光源功率尚在突破，晶圆受光功率偏低，需要更长的曝光时间，效率与经济性显著逊于成熟的 DUV 折射透镜系统。 3D集成浪潮下的纳米级套刻与对准 (5:00) 随着物理微缩逼近极限，芯片制造正加速沿晶圆对晶圆（W2W）、裸片对晶圆（D-to-W）和裸片对裸片（D-to-D）三条 3D 集成路径演进，广泛应用于 X3D CPU、高带宽内存（HBM）及 AI 芯片。然而，在垂直堆叠成千上万个微型接口时，系统允许的偏差仅有数纳米，对前后光刻图案的套刻精度（Overlay）提出了极高要求。为突破套刻瓶颈，ASML 在光源端采用含 4000 多个反射元件的 FlexRay 细化光照以优化工艺因子 K1，并应用低畸变物镜、低热膨胀掩模版与磁悬浮平台；针对晶圆台高速磨损问题，研发了平整度低于 10 纳米的钻石涂层晶圆台以防失焦。同时，光刻流程结合了预测晶圆形变的前馈补偿（Feed Forward）与调整后续批次的反馈补偿（Feedback）；针对先进封装键合与硅通孔（TSV）工艺，ASML 推出 TwinScan XT:260，以 4 倍于传统的视场面积消除大芯片拼版拼接，降低了套刻难度并提升了良率。全景光刻协同：量测与多束电子束检测 (10:00) 为保障复杂多层芯片的良率，ASML 于 2016 年以约 27.5 亿欧元现金（溢价约 30%）收购汉民微测（HMI），将电子束技术整合进全景光刻体系。该体系严格区分了量测（Metrology）与检测（Inspection）：前者通过 YieldStar 等工具测量线宽与套刻偏差等关键数值并实时反馈给光刻机动态微调；后者则专注于快速定位物理缺陷。在设备协同上，传统的电子束检测（如 HMI eScan 1100）虽然精度高、可穿透多层且能进行局部通电测试，但由于逐点扫描速度较慢，业界普遍将其与快速光学检测结合使用。据工程师透露，未来电子束检测技术将从 25 束升级至 2700 束，以大幅提升电子束扫描吞吐量与检测效率。计算光刻全链路与DUV硬件持续演进 (10:00) 在晶体管转向 FinFET 和 GAAFET 的 2D 微缩路径上，计算光刻成为了拓宽 DUV 能力边界的核心。ASML 搭建了包含五大模块的完整工具链：SMO 用于光源掩模协同优化，FEM 负责焦距与曝光量建模模拟，MXP 借助实际量测数据训练计算模型，OPC/ILT 调整并优化掩模图形，LMC 则对图形可制造性进行最终验证，以防生产失效。在设备硬件端，ASML 持续推进 DUV 平台升级，推出的 TwinScan NXT:1980Di、NXT:2100i 以及 NXP:870B 等设备搭载了新一代磁悬浮平台与升级光学元件，将晶圆产速推升至每小时 400 片以上。这表明 DUV 并非停滞的旧技术，而是通过计算软件与高频硬件迭代，持续保持着强大的工业生命力。节目总结指出，半导体制造已形成明确的分工体系：EUV 作为探索制程极限的“矛”，负责极少数关键层的技术攻坚；DUV 则作为支撑芯片产能与成本控制的“盾”，稳健守护着行业最主要的经济基业。两者在技术演进与商业落地中协同构成了完整的半导体制造生态。

Source quotes

[0:00] 都2026年了，光刻巨头ASML竟然还在研发上一代的DUV技术？ [0:00] 目前在先进芯片生产中，DUV的占比甚至可以达到90%，而且这项技术，竟然还有进步的空间。 [0:00] 工程师: 芯片就像一栋上百层的超复杂大楼，只有最精细的关键电路层（约 20 多层）需要动用 EUV（极紫外），而其余绝大多数电路层 DUV 完全能够胜任。 [0:00] 顶级 DUV 光刻机每小时可曝光 400 片以上的晶圆，普遍在 300 片以上；而产量最高的 EUV 每小时最多曝光 220 片，普遍仅为 180 片左右。 [0:00] 汽车、存储、电源管理及显示驱动等芯片并不追求极端制程，而是对成本、可靠性与稳定性有极高要求，更适合使用经济稳定的 DUV。 [0:00] 在指甲盖大小的芯片上严丝合缝地堆叠成千上万个比头发丝细上千倍的接口，允许的偏差通常只有几个纳米，其难度相当于“从上海发射一颗子弹正好击中北京的靶心”。 [5:00] 曝光过程中，晶圆台的高速移动易造成磨损，引入钻石涂层可显著提高硬度并降低磨损，避免成像失焦与多层电路对准失效。 [5:00] 针对 3D 集成所需的键合与硅通孔（TSV）工艺，ASML 推出了首款可用于先进封装的光刻机 TwinScan XT:260。 [10:00] 量测（Metrology）：精确测量关键数值（如线宽是 19nm 还是 20nm，套刻偏差是 2nm 还是 3nm），直接决定性能和良率。 [10:00] 工程师: 未来电子束检测将从 25 束升级至 2700 束，大幅提升检测速度。 [10:00] EUV 作为“矛”负责探索技术前沿，DUV 作为“盾”稳健守护芯片生产的经济基业。两者协同配合，构成了支撑整个半导体行业前行的完整技术图谱。

Original transcript

[0:00] 今天你手机里面那颗最先进的3nm芯片大部分电路还是靠老机器印出来的这似乎不合常理但是在芯片领域ASML就是在做这样的事情它的上一代DUV光刻机至今生产着全球绝大多数芯片哪怕是最先进的用EUV制造的芯片也离不开DUV既然它如此核心为什么我们总是在谈论更加前沿的EUV呢DUV的能力还有多少能够被挖掘的这次我们有幸和ASML的工程师深度去聊了聊看一下DUV光刻机到底还有多少潜力而ASML又如何去挖掘这些潜力的继续钻研DUV主要有三个原因我们先来解析一下为什么EUV出来之后芯片生产依然离不开DUV呢芯片就像一栋超复杂的大楼它不是一层而是由几十甚至上百层结构堆叠起来的同时有的芯片集成了多种功能例如手机厂商使用的SoC System on Chip会将CPU、GPU、基带、内存控制器等等芯片集成到一起其中只有最精细最关键的几层到20多层的电路会动用到EUV而其他电路用DUV完全能够胜任这个比例有多夸张呢那ASML的工程师就告诉我们在先进芯片生产当中DUV的占比甚至可以达到90%而主流市场则是全部采用DUV所以第一个原因就是直到目前DUV依然是芯片生产行业的主力军那么为什么不能全用EUV来生产呢这样的换来换去不是挺麻烦的吗这就要说到第二个原因那就是生产成本我们首先来做个对比这是目前产量最高的EUV光刻机最多每小时曝光220片而其他的EUV普遍效率都是在180左右而这是产量最高的DUV光刻机每小时能够曝光400片以上其他的DUV也普遍都在300以上差距这么大的核心原因就在于光源和透镜我们上一期视频说过由于EUV几乎能够被任何的物质吸收所以EUV机器里面不能用传统的透镜来折射光只能用反射镜同时EUV光源的功率还在突破阶段这就导致最终打在晶圆上的光线功率低了不少因此在每片的晶圆上所需要的曝光时间就更长同时由于DUVR是较为成熟的工艺设备维护成本也更低而且并不是所有的芯片都需要用到顶级的5nm和3nm工艺比如汽车芯片存储芯片电源管理芯片显示驱动芯片等等他们对极端制成的需求并不迫切反而对成本和靠性和稳定性有着极致的要求因此更适合在成熟稳定经济的DUV上生产所以从经济性上考量DUV依然是市场主流并不是过时的产品了你可能就会疑惑了不是说DUV都非常成熟了吗那为什么还有持续创新的必要呢最后一个原因也是极为重要的那就是DUV光刻机依然还有开发潜力特别是在如今芯片设计以及制造方向都有所改变的情况下芯片制造有两条技术发展路径2D微缩和3D集成其中近几年很热门的就是3D集成路线我们先聊聊这个在过去半个多世纪芯片的发展史就是一部平面缩小史我们拼命在二维平面上去塞进更多的晶体管这就是2D微缩但随着物理极限逐渐逼近于是工程师们就想到了一个维度让芯片在垂直方向上长高那这就是3D集成3D集成主要有三种方式第一种是Wafer to WaferW2W叫两个完整的以加工晶圆对齐后堆叠连接然后再切割成单个芯片裸片第二种叫做Die to Wafer D to W先将晶圆切割成单个裸片然后把这些裸片精确的贴放到另外一个晶圆的指定位置完成堆叠第三种则是Die to Die D to D也就是将切好的裸片叠到另一个裸片上当然实际操作起来并不是像堆积木一样叠上去就好了还得在关键部位利用键盒、硅通孔等方式来连接来让不同层之间互相通信具体原理我们就在此不多这数了3D堆叠已经在很多地方都有所应用了比如一些桌面级的X86 CPUVG带有X3D的就是通过堆叠多个L3缓存在不改变CPU核心设计的情况下显著增加了游戏性能又或者说 [5:00] 最近被AI炒到一度断货的HBM也就是高带宽内存也是将多个存储芯片垂直堆叠而来甚至还有AI芯片为了减小计算芯片与内存本芯片之间的通信延迟会将多种芯片通过3D集成的方式整合在一起但是既然说到它是比较前沿的技术也意味着目前还面临着不少的挑战比如说热管理通信效率结构稳定性等等其中非常有挑战的技术难点就在于如何对准想象一下要把两层只有指甲盖大小的芯片严丝合缝的堆叠起来上下两层之间可能有成千剩万个连接接口这些接口比头发丝还细上千倍云水的偏差通常只有几个纳米这相当于从上海发射一颗子弹要正好击中位于北京的靶心那么作为光刻巨头的ASML会如何助力3D集成呢我们就从两方面来说说还记得我们之前视频说的光刻机的核心公式CD等于K1乘以Lambda除以NA那对于DUV光刻机来说Lambda已经到头了而NA也通过浸润式的方式提升了剩下能优化的就是工艺因子K1它综合了所有其他的工艺因素比如在光源模块可以加入由4000多个反射性组成的Flex ray来进一步细化光照此外还有一个比较重要的参数在光刻机当中名为overlay一般称为套壳精度也就是前后两次光刻所形成的图案之间的对准精度将会相应的影响多层芯片之间对准的准确度而overlay的提升是整个系统性的工程可以从多个方面去下手比如说使用更低机变和更稳定材料的投影物景采用低热膨胀材料制作演模板优化抗实际配方和工艺采用更高精度的激光干涉仪定位系统更好的磁悬服平台等等在我们之前的视频当中嘉宾也说到晶圆台的平整度也非常的重要ASML甚至为了平整度这一件事专门是成立了一个部门去解决当时我在的那个部门实际上叫flatness center一个做平整度的这么一个部门最核心的就是它的一个叫Wafer tableWafer clamp的这么一个模块整个这个Wafer table对这个平整座的要求是就是要低于10纳米进展这么一个范围因为在光科技中光线经过一层层透镜会精准地聚焦在晶圆台上一旦晶圆台有点起伏就会让最终的成像失焦虽然实际生产中会通过软件去调整晶圆台高度或者频繁地更新新的晶圆台但这样也会对生产效率产生影响同时也会影响后续芯片不同层之间堆叠的准确度它需要多次的曝光实现multiple layer的这种相当于做各种各样的pattern各种各样的layer它这样layer之间你要保证它是perfectly aligned的要不然你的一些通路或者是上下你没办法实现它的接触而最近ASML就出了一个新的解决方案那就是用上了钻石涂层的晶圆台在曝光过程中由于晶圆台需要快速移动晶圆磨损晶圆台而钻石涂层的硬度更高就能够有效降低磨损但无论如何误差总是不可避免的那就需要进一步的去补偿主要有两种模式第一是预测性补偿Feed Forward比如说通过模型或者前到工序的数据光刻机预知晶圆因温度或硬力会产生特定的形变于是在曝光这一涂层的的时候,它就预先施加一个反向的修正量,将已知的形变抵消掉。第二是反馈性补偿feedback,在曝光和量测之后,量测系统会精确测量已完成光刻的晶圆,分析套客误差等数据。这些信息不会用来修改已经曝光的晶圆,而是会形成一套修正参数反馈到光刻级,用于调整下一片晶圆或者下一个生产批次的曝光另外我们在前面有提到3D集成还需要将多层芯片通过键盒归通孔等方式连接在一起那么这些工艺被称为先进封装而ASML为此推出的一款产品也值得我们说说那就是TwinScan XT260这是ASML首款可用于先进封装的光刻机最大的亮点之一就是具有大市场曝光能提供4倍于传统的市场对于一些大尺寸且需要先进封装的芯片来说可以避免传统市场需要做拼接的需求如此以来既能够降低多层拼接对套客精度的要求又能够提高生产效率你可能会疑惑量测又是什么接下来我们就来说说除了从光刻机本身下手之外如何在其他工序上来优化 [10:00] 2016年ASML宣布了一桩惊动半导体圈的大买卖以大约27.5亿欧元的价格现今收购了先进电子树检测设备公司Hermes Microvision HMI出价较当时的股价高出大约30%让市场一片震动这比溢价收购放到如今来看可以说是非常划算的因为这成为ASML后来全景光刻解决方案中的一环他到底是在检测什么又如何反补芯片制造呢要理解这一点我们得先明白芯片量产中的两个核心需求分别是量测与检测量测就像给芯片做体检它关注的是精确的数值比如电路的关键尺寸是19纳米还是20纳米两层电路之间的套客精度偏差具体是2纳米还是3纳米这些数字直接决定了芯片的性能和良率那特别是到了3D集成上下两层芯片之间的连接件核时互联的导线宽度也要尽可能做得相同,否则也会影响到电流的均匀性。而检测更像是找查,它快速扫描晶圆,定位物理缺陷,比如电路是否接通或者短路,以提升套客精度为例。在光刻显影后甚至是刻时后EU的STAR这样的量测工具会立即对晶圆上的专用标记进行测量精确计算出当前层的偏差这些实时数据会立刻反馈给光刻机光刻机根据上一次的偏差动态的调整下一片晶圆甚至下一层图案的曝光参数来实现我们前面说到的预测性补偿和反馈性修正那这就形成了一个制造量测学习修正的完美壁画就像一位神枪手每开一枪都根据上一枪的着点修正准心越打越准之前大家用的比较多的是光学检测仪但随着芯片层数越来越多量测设备也逐渐升级到我们前面说的电子数量测仪因为电子数不仅检测精度更高还能够穿透多层而且可以对芯片局部进行通电测试但是这个玩意儿有个明显的缺陷那就是太慢了电子数量测就像那种老式的大头电视一样需要发射一颗颗电子逐一打到每个像素点上尽管ASML最好的电子数量测工具HMI eScan 1100已经同时用上了25数的电子但对于时间就是今年的芯片厂来说依然不如光学检测一来的快所以业界是将光学和电子数两种方式结合着来用平衡效率与速度不过ASML的工程师听到这一点顾虑之后呢就跟我们说那么即将把电子数升级到2700数未来检测速度呢也会更快当然啊还有很多小细节我们在这里就不一一的列举出来了聊完了向上走的3D集成我们回头再看看向里缩的2D微缩那么这条路DUV就走到头了吗我们在之前的视频当中啊就提到过哈目前芯片工艺命名与实际工艺尺寸脱节了因为随着电路尺寸越来越小那么量子碎穿和光学临近效应也会更加的明显所以为了提升单位面积内的晶体管数量目前芯片设计也采用了新的晶体管设计工艺比如说FinFAT和GAAFAT这也是2D微缩的核心方式解决方案我们之前有详细的聊到过那就是利用计算光刻通过算法让光刻的精度更高值得一提的是上次节目当中由于篇幅原因有一点被省略了那就是ASML的计算光刻软件并不是一个而是由多个软件共同组合而来的一套完整的计算光刻链路式先进行SMO也就是根据眼膜的图案调整光源部分的光铜与Flex ray来提升成像质量然后是FEM建立焦距与曝光量的模型用于模拟光刻来辅助修正和检查接着进行MXP利用量测来给计算模型提供大量的训练数据下一步叫OPC或者ILT对眼膜图形进行调整最后则是LMC验证图形是否可以制造出来避免生产中出现失效或者缺陷那么在2D微缩当中随着晶体管结构变得复杂层数增多那层与层之间的对准overlay同样至关重要因为一点小偏差就可能让精心设计的连接点错位导致晶体管失效因此我们前面提到的所有提升overlay的方式以及 [15:00] 检测技术同样是在为DUV延续RD微缩的生命力也是在为芯片制造的经济效益赋能那么说到经济效益就不能不提到DUV持续创新的另外一个抓手就是产量比如说AASML最新的TwinScan NXP870B不仅搭载了最新一代的磁权服务平台连光学器件也进一步升级可将每小时的晶圆产量提升到400片以上最后我们来总结一下目前ASML就是在通过计算光刻光刻机量测与检测互相配合形成一个正向的循环互相提升ASML将这个壁画称之为全景光刻解决方案我们再次来审视这个问题都2026年了ASML为何还在死和DUV呢原因也正是因为市场需求依然旺盛而且呢DUV除了可以从精度上提升来助力3D集成之外还能够从产量也就是经济性上进一步的升级这种战略呢就像互相配合的毛与盾EUV路线前瞻负责探索光刻的未来那么DUV路线稳健守护芯片生产的基业那么两者协同才能够支撑整个芯片行业前进的完整技术图谱优优独播剧场——YoYo Television Series Exclusive

ASML提升DUV产能与套刻精度 支撑芯片生产与3D集成需求