硅谷101播客
大模型推理瓶颈从算力转向内存带宽与电力,由于客户极度追求单Token成本,单一GPU架构垄断难以为继,CUDA在推理时代必然被专用异构方案彻底绕过。
AI-assisted summary of E251|推理芯片之战:聊聊Groq、Cerebras与OpenAI三大路径与Bill Dally的设计哲学 — original source. Check the original for full context.
Source published:
Detailed notes
## Background 本期内容由科技播客《硅谷101》于 2026 年 9 月 16 日发布在 YouTube 平台。节目简介指出,随着大模型推理消耗的 Token 呈爆炸式增长,推理专用芯片持续升温,本期邀请了两位 AI 芯片创业者深入拆解 Groq、Cerebras、OpenAI 自研芯片 Jalapeño 等热门路径的取舍与得失,并从英伟达首席科学家 Bill Dally 学生的视角探讨其底层的芯片设计哲学。
## TL;DR 节目深入剖析了训练与推理在商业模式与计算特征上的本质区别,指出推理 Decode 阶段的核心瓶颈在于内存带宽而非单纯算力。围绕如何打破访存墙,嘉宾详细对比了 Groq 的确定性静态编译、Cerebras 的晶圆级巨型集成、初创团队的 SRAM 系统级异构以及 OpenAI Jalapeño 采用 HBM4 配合片内暗硅异构等不同技术路线的代价与考量。对话还拆解了“速度越快,AI越聪明”的底层逻辑,断言在推理时代全行业为了极致性价比必将绕过 CUDA,并系统分享了现代 GPU 并行架构奠基人 Bill Dally“围绕局部性展开”、敢于跳出局部最优做权衡的芯片设计哲学。
## Atmosphere & style 整期对话充满硬核且密集的硬科技思辨,既有资深芯片架构师对物理底层、封装走线与微架构取舍的冷峻推演,又洋溢着新一代创业者挑战既有行业垄断的澎湃野心。主播与两位嘉宾配合默契,从一线实战和学术传承双重视角切入,在拆解复杂技术概念的同时穿插着对顶级学者科研哲学的温情致敬。整场交流节奏紧凑、信息密度极高,带给听众一种在物理法则约束与工程商业权衡之间穿透前沿迷雾的沉浸式智力快感。
## Key takeaways - [04:17](https://www.youtube.com/watch?v=aS69y40BoyM&t=257s) 训练与推理在商业与计算模式上存在本质分水岭:训练是不计成本追求模型能力上限,计算密度高、瓶颈在算力;推理则是按百万Token付费的明确账本,自回归Decode阶段每生成一个词都要全量搬运权重,瓶颈完全转移至内存带宽。 - [10:44](https://www.youtube.com/watch?v=aS69y40BoyM&t=644s) 存储介质的物理局部性决定了带宽与成本上限:SRAM直接光刻于片内,带宽高出HBM两到三个数量级且延迟极低,但容量极小;以SRAM构建推理系统需依靠大规模分布式互联以片上存储合力容纳大模型权重。 - [18:08](https://www.youtube.com/watch?v=aS69y40BoyM&t=1088s) Groq与Cerebras代表了克服集群通信瓶颈的两条激进路径:Groq以编译器为核心做极致的静态调度与时钟同步,但难以适应MoE等动态工作负载;Cerebras则用晶圆级芯片消除芯片间物理距离,但面临极高的良率风险、报废成本与定制化工程难题。 - [32:32](https://www.youtube.com/watch?v=aS69y40BoyM&t=1952s) 在推理时代,CUDA护城河必将被彻底绕过:与训练时代极度依赖软件生态灵活性不同,推理场景目标极度收敛于单一Transformer架构的单Token成本与能效,只要算子能跑通并实现极致性价比,全行业甘愿忍受难用的专有软件栈甚至手写底层汇编。 - [36:14](https://www.youtube.com/watch?v=aS69y40BoyM&t=2174s) 两位创业嘉宾提出基于阿姆达尔定律的SRAM系统级异构方案:用上千颗SRAM芯片构成的互联集群攻坚占模型约90%静态参数的FFN前馈网络,将剩余10%动态注意力计算交由GPU,从而在系统层面换取约10倍的性价比跃迁。 - [44:25](https://www.youtube.com/watch?v=aS69y40BoyM&t=2665s) 推理速度的倍增在逻辑上直接等价于AI智能水平的跃迁:思维链(CoT)与Agent生成的大量Token并非给人阅读,在固定的时间交互窗口内,推理速度越快,模型调集多路径反思、验证与模拟实验的Token数量越多,智商上限就越高。 - [01:00:21](https://www.youtube.com/watch?v=aS69y40BoyM&t=3621s) 国内发展专用推理芯片具备成熟制程架构红利与开源模型生态优势:美国最强算力需求被闭源黑盒垄断导致专用ASIC只能切入边缘开源模型,而国内顶尖主力模型高度开源透明,使得专用推理芯片一经问世即可直接承载核心主流商业负载。 - [01:10:20](https://www.youtube.com/watch?v=aS69y40BoyM&t=4220s) Bill Dally的核心芯片设计哲学认为“计算机体系结构就像房地产,一切围绕局部性(Locality)展开”;追求数量级的颠覆式创新必须跳出局部最优(Local Minimum),想清楚为了核心目标究竟愿意牺牲什么。 - [01:20:10](https://www.youtube.com/watch?v=aS69y40BoyM&t=4810s) OpenAI自研推理芯片Jalapeño选择昂贵HBM4而非SRAM的底层动因在于受制于美国电网与电力配额约束:巨头不缺资金但极度缺电,优化目标从Tokens per Dollar转向Tokens per Watt,宁愿承担极高芯片制造成本也要追求极致能效比。 - [01:27:20](https://www.youtube.com/watch?v=aS69y40BoyM&t=5240s) 芯片内异构与“暗硅”(Dark Silicon)机制成为低功耗全能推理芯片的新路径:OpenAI在单硅片上集成不同专用单元并按推理阶段动态关闭闲置模块以压低能耗;而初创芯片则更倾向通过PD分离与系统级异构追求极致的每美元带宽性价比。
## Detailed walkthrough ### [00:01](https://www.youtube.com/watch?v=aS69y40BoyM&t=1s) Token 经济爆发与推理芯片的战场
随着 Token 经济的发展,大模型推理消耗的 Token 数量在过去几年增长了数个数量级,推动推理芯片成为半导体和人工智能领域最炙手可热的赛道。英伟达以约 200 亿美元通过 acqui-hire 方式吸收 AI 芯片初创公司 Groq;打造晶圆级巨型芯片的 Cerebras 走向 IPO,市值高达 670 亿美元;OpenAI 则携手博通推出首款自研推理芯片 Jalapeño。
播客主理人泓君在录制开篇介绍,节目录制时间正值 2024 年 6 月 24 日(OpenAI 首款推理芯片发布的当天),本期邀请的两位嘉宾本身也是 AI 推理芯片领域的早期创业者。Mark 负责硬件与系统架构,师从现代 GPU 并行架构奠基人之一、英伟达首席科学家 Bill Dally;徐子扬则负责软件与编译器方向,博士毕业于普林斯顿大学,曾任职于亚马逊 Annapurna Labs,深度参与自研 AI 芯片 Trainium 的软件栈与编译器研发。两位嘉宾以自身正在推进的芯片创业为坐标,对当前市面上的各种路径进行了全方位的专业拆解。
- 泓君宣布《硅谷101》将于 2024 年 10 月 10 日至 11 日在硅谷 Sunnyvale 举办第三届 Alignment 2026 年度大会,聚焦前沿 AI 讨论。 - Mark 的研究背景涵盖斯坦福大学 EE 博士、面向大型 CPU 集群的内存语义调度控制与通信系统架构设计,以及国内芯片大厂三年通用 GPU 与超节点研发经历。 - 徐子扬曾从事多核并行计算、端侧语音识别加速,并在亚马逊 Annapurna Labs 担任科学家,负责 Trainium 的算子编译优化到大集群算法模型切分。
---
[04:17](https://www.youtube.com/watch?v=aS69y40BoyM&t=257s) 训练看算力,推理看带宽:商业模型与计算模式的本质分水岭
理解专用推理芯片的核心,在于认清训练与推理在商业模式与计算特征上的根本差异。Mark 阐述道,商业层面,训练阶段无法直接依靠训练本身获得商业回报,它属于高确定性投入但收益难以在前期量化的“豪赌”——企业押注最庞大的计算集群,只为训练出最强模型。然而推理是一笔极其直观明晰的账目:用户按每百万(1M)Token 付费,服务商则严密核算买芯片和耗电的边际成本,这决定了推理天然追求“极致的性价比”而非“不惜代价的峰值性能”。
在底层技术特征上,计算密度(Arithmetic Intensity,简称 AI)将两者彻底切分。大模型训练与预填充(Prefill)阶段具有海量并行度,可以把所有已知上下文一次性喂给芯片,单次将模型权重读入计算单元就能并发完成大量 Token 的计算,因而硬件资源能够被彻底填满,核心瓶颈在算力。
```mermaid flowchart TD accTitle: Prefill 与 Decode 阶段计算与访存对比 accDescr: 展示 Prefill 阶段与 Decode 阶段对算力与内存带宽的不同需求瓶颈
subgraph PREFILL["Prefill(预填充阶段): 算力密集"] A["输入完整 Prompt 序列"] --> B["从存储一次性读取模型权重"] B --> C["高度并行并发处理全部 Token"] C --> D["吐出第一个 Token / 计算 KV Cache"] end
subgraph DECODE["Decode(解码阶段): 带宽密集"] E["输入前序单一 Token"] --> F["从存储全量重读 1.6T 模型权重"] F --> G["自回归串行推演下一个 Token"] G --> H{"是否生成完毕?"} H -- 否 --> E H -- 泛化 --> I["单 Token 必须重复整网搬运"] end ```
进入逐词生成(Decode)阶段后,由于人类语言遵循强顺序的因果逻辑链条,文本生成呈现严格的自回归(Autoregressive)特性——当前 Token 的产出必须作为输入喂回模型才能推导出下一个 Token。每生成一个词,芯片都必须把高达 1.6T 参数的庞大模型从存储介质完整搬运到计算单元一次。这意味着如果仅服务单个用户,GPU 的海量算力大部分时间都在空转等待数据搬运。
为了不浪费算力,传统 GPU 只能采用批处理(Batching)机制,将上万个用户的请求聚合在一起并发处理其各自的第 N 个 Token。但从单个用户体验来看,无论是 Agent 自主调用还是模型的思维链(Reasoning)自反思,用户不仅在等待自身 Token 的生成,还在被迫分摊等待同一批次中其他 9999 个用户的计算,导致端到端延迟居高不下。
- 训练追求不计成本的模型极限能力,推理追求每百万 Token 的成本与电耗平衡。 - Prefill 阶段具备充足的并行度,瓶颈在于矩阵计算算力。 - Decode 阶段为严格线性的自回归过程,瓶颈完全转移至内存带宽(Memory Bandwidth)。 - GPU 为对抗访存瓶颈依赖 Batching 操作,直接牺牲了交互式与 Agent 场景所需的单流极致低延迟。
---
[10:44](https://www.youtube.com/watch?v=aS69y40BoyM&t=644s) 异构推理与存储层次:SRAM、DRAM 与 HBM 的物理取舍
面对 Decode 阶段严苛的带宽约束,推理系统必须打破传统通用 GPU 的单一架构桎梏。当前大模型推理系统逐渐向“系统级异构”演进:Prefill 阶段由于算力密集,非常适合由擅长矩阵运算的 GPU 处理;而自回归 Decode 阶段则应当分流到提供廉价、极致带宽的专用芯片上。在这一点上,Groq 与英伟达的组合体现了这种异构分工的现实可行性。
存储介质的物理距离与连接工艺决定了带宽与成本的上限。计算机体系结构中常见的三种存储介质呈现出鲜明的权衡取舍:
| 存储介质 | 存储原理与结构 | 访问延迟 | 优势 | 核心劣势与代价 | |:--- |:--- |:--- |:--- |:--- | | **DRAM** | 1 个晶体管 + 1 个电容 (1T1C) | 50-100 ns | 成本低廉、容量大、制造工艺成熟 | 离计算核心远,来回搬运延迟高、带宽受限 | | **HBM** | 3D 堆叠 DRAM,通过中介层(Interposer)与计算核心封装在同一基板 | 较 DRAM 明显降低 | 借助超宽总线提供高吞吐,容量大、速度快 | 制造成本昂贵、依赖 CoWoS 等先进封装,全球产能极度短缺 | | **SRAM** | 6 个晶体管组成双稳态触发器 (6T) | 0.3-3 ns | 直接光刻于计算芯片内部,带宽高出 2-3 个数量级,延迟极低 | 占用大额硅片面积,单芯片容量极为有限(比 HBM 低约两个数量级) |
Mark 与子扬强调,SRAM 带宽之所以高出两个数量级,关键不在于介质本身,而在于“局部性”(Locality)。HBM 仅做到了将存储和计算放到同一个先进封装内,其物理连接仍然依靠封装层走线;而 SRAM 是直接利用芯片内部的光刻互连线连入计算阵列。芯片内部的金属走线密度、信号频率和传输能耗,与封装基板上的走线有着本质区别。
在云端数据中心,物理机架空间并非绝对硬约束,核心考量是系统吞吐与总成本。因此, Groq、Cerebras 以及硅谷新晋初创团队(如 d-Matrix、MatX)纷纷将架构基石押在片上 SRAM 之上。即便是谷歌 TPU 与亚马逊 Trainium,其后续代际演进中片上 SRAM 容量也在持续攀升。
- SRAM 采用 6 晶体管结构,存储单位比特的硅片面积是 DRAM(1 晶体管 1 电容)的数十倍乃至上百倍。 - 解决 SRAM 容量不足的最直接手段是构建大规模分布式系统,将数百至数千颗芯片互连,仅用片上 SRAM 合力容纳大模型的全部权重。 - 将权重全部放入 SRAM 只是第一步,庞大集群如何以极低延迟协同读取数据并执行有效计算,构成了各家架构设计最根本的分水岭。
[18:08](https://www.youtube.com/watch?v=aS69y40BoyM&t=1088s) 集群通信分歧:Groq 的静态编译与 Cerebras 的晶圆级巨物
在 AI 大集群系统中,通信往往是整个系统效率的最大瓶颈。当集群规模扩大后,调度开销在运行时(runtime)会变得极其沉重。针对这一难题,Groq 和 Cerebras 走向了两条截然不同的技术路线:
Groq 的理念是将调度前置。创始人 Jonathan Ross 曾是谷歌 TPU 团队的核心奠基人兼编译器团队负责人,他的核心设计哲学是“以确定性(determinism)和编译器为核心来反推硬件设计”。Groq 希望在编译期就把未来芯片系统中所有计算和通信排布得一清二楚——确定哪个时钟周期做计算、哪个时钟周期做通信。由于静态时钟同步和调度被做到极致,运行时完全没有动态调度开销,且避免了 DRAM 读取时由于延迟抖动(如 100 纳秒与 300 纳秒的不确定性)带来的系统损耗。
Cerebras 的解决方式则更为“简单粗暴”。既然几百颗芯片放在一个机柜中会因为物理距离和布线带宽受限而产生巨大的集群通信代价,Cerebras 便直接将原本一整个机柜的计算单元塞进单颗大晶圆(wafer)上,利用晶圆内部极短的物理距离与极高的走线带宽彻底打通通信瓶颈。
```mermaid flowchart TD accTitle: 大集群通信瓶颈的两种解决路径 accDescr: 对比Groq编译器完全静态调度与Cerebras晶圆级集成的两种硬件设计思路
BottleNeck["集群通信调度瓶颈"] --> PathGroq["Groq:静态编译路线"] BottleNeck --> PathCerebras["Cerebras:晶圆级物理集成路线"]
subgraph GroqRoute ["Groq 架构"] PathGroq --> G1["以编译器为核心设计硬件"] G1 --> G2["确定性时钟同步,消除读取抖动"] G2 --> G3["编译期排布全部计算与通信"] G3 --> G4["零运行时调度开销"] end
subgraph CerebrasRoute ["Cerebras 架构"] PathCerebras --> C1["整个机柜逻辑做进单张晶圆"] C1 --> C2["晶圆级物理互联"] C2 --> C3["消除芯片间物理距离"] C3 --> C4["获得极高走线带宽与超低延迟"] end ```
然而,两家公司做技术决策时(Groq 成立于 2016 年),Transformer 架构与生成式大模型尚未爆发,早期主要是面向图像和语音模型设计,因此无法预判未来工作负载的变化: - **Groq 的软肋在于动态性不足**:以 MoE(混合专家模型)为例,每个 Token 在运行时动态激活一小部分专家(例如从 128 个专家中动态路由选择 8 个)。由于单颗 SRAM 芯片容量有限,不可能塞下整个模型,专家必然分布在不同芯片上,静态编译器根本无法预判 Token 该送往哪颗芯片。若采取保守策略把 Token 广播给所有芯片,就会导致大量芯片空转;若改变模型切分维度,现有模型规模又很难高效切分。 - **SRAM 极高的带宽性价比构成了缓冲空间**:即便多卡系统中存在空转与带宽浪费,SRAM 本身的性能/带宽性价比相比 HBM 有两到三个数量级的理论优势,即使因动态调度牺牲掉一个数量级,其绝对速度依然明显超越 GPU。 - **市场商业买单逻辑是“极致低延迟”**:市场上对 Groq 和 Cerebras 的核心诉求是极致的速度(例如 Cerebras 能跑出 750 甚至 2000 Tokens/s,而普通方案仅为 100 Tokens/s)。客户愿意为极高的生成速度支付高昂溢价,因此芯片空转或成本折损并不会动摇它们作为当下低延迟推理替代方案的价值。
---
[25:18](https://www.youtube.com/watch?v=aS69y40BoyM&t=1518s) Cerebras 的代价:良率、系统适配与真实 Token 成本
虽然 Cerebras 拥有无与伦比的互联优势,但其晶圆级方案面临着严苛的制造良率与工程落地挑战,导致其生产成本居高不下:
传统芯片设计受光罩尺寸(Reticle limit)限制,单芯片尺寸极限一般在 800 平方毫米左右,一张晶圆可以切割出三四十甚至四五十颗芯片。若良率为 50%,尚能切出约 20 颗完好芯片。然而,Cerebras 则是将整张晶圆作为一个单一产品。尽管其设计具备很强的容错能力(Partial Good 容错,允许整张晶圆上有高达 30% 的核心是坏的仍能继续工作),但芯片制造中的缺陷率往往更高,一旦缺陷超出了容忍上限,整张晶圆就彻底报废。这意味着造出一张可用产品的综合成本极为昂贵。
这种制造成本的激增与流片开模费用不同:流片(Tape-out)成本在大规模量产出货后可以被平摊,但良率低下直接推高了“每造 10 个可能报废 9 个”的边际生产成本。此外,晶圆级系统还需要面对大量无先例可循的工程与软硬件难题: - **坏核绕行算法**:整张晶圆上拥有数十万个微型核心(Cores),必须在软件层开发复杂的绕行机制以避开坏核,若核心组件损坏则处理更加棘手。 - **专用机柜与供电散热**:晶圆级芯片的物理封装、插入特定机柜的形式以及散热系统都无法沿用现成标准,全流程都必须自研。
衡量真实 Token 成本不能仅看理论带宽,必须回归数据中心的全生命周期总拥有成本(TCO)。这包括采购硬件的资本支出(CAPEX)与长期运行的电费能耗(OPEX),即数据中心在 3 到 5 年服务期内推理生成的总 Token 数量除以总硬件与电力消耗。Groq 需要为静态编译的调度妥协打折,而 Cerebras 则需要为其巨大的良率代价打折——即使它的带宽达到了英伟达的 10 倍,但若硬件成本达到 HBM 的 3 倍,其带宽性价比优势就会被大幅压缩,最终直接反映在单 Token 的生成成本上。
---
[30:17](https://www.youtube.com/watch?v=aS69y40BoyM&t=1817s) 为什么当下是自研异构芯片的最佳时代
回顾 20 世纪 80 年代,业内便有人尝试过晶圆级集成芯片,包括英特尔曾力推的安腾(Itanium)架构,最终都遭遇了灾难性失败。嘉宾分析,当下开发异构与专用芯片之所以能走通,是因为底层产业逻辑发生了两大根本性变革:
1. **大模型提供了足以平摊研发成本的“单一爆款应用”**: 以往芯片设计必须兼顾成百上千家软件厂商的数千款不同应用,每一次 CPU 架构迭代都必须通过极为繁复的基准测试(Benchmarking),确保任何一款软件都不能出现性能滑坡。而现在,整个 AI 产业几乎都收敛在统一的 Transformer 架构上。几十层结构高度同构的网络让硬件优化目标变得前所未有的明确,数百万美元的流片费与上亿美元的研发开销在海量 Token 需求面前更容易被迅速平摊。 2. **AI 编程能力降低了软件栈与算子优化的研发门槛**: 过去自研芯片最难突破的是庞大的软件栈。如今大语言模型自身的代码编写能力飞速进化,专门针对大模型推理的底层算子(Kernel)优化能够通过 AI 工具获得十倍百倍的加速。新模型架构微调时,软件工程师不再需要手写全部适配逻辑,底层软件栈的准入门槛被实质性拉低。
---
[32:32](https://www.youtube.com/watch?v=aS69y40BoyM&t=1952s) 英伟达为何花 200 亿收购 Groq?以及“推理时代 CUDA 必被绕过”
英伟达在 2025 年底以约 200 亿美元对 Groq 实施“人才与技术收购”(Acqui-hire),背后的战略考量十分直接。Mark 提到,英伟达首席科学家 Bill Dally 领导的英伟达研究院(NVIDIA Research)很早就探索过类似粗粒度可重构架构(CGRA)等前沿方向并发表了大量论文。但在一颗成熟的商业化大公司内部,要将极具颠覆性的架构创新强行塞给现有的 GPU 产品团队是极其困难的。CUDA 生态固然是英伟达最深的护城河,但在某种意义上也成为了硬件创新的历史包袱。
黄仁勋清晰地洞察到:在未来的推理时代,算力不再是单一的核心瓶颈,内存带宽成为了决定性因素,而传统 GPU 架构难以无痛化解这一痛点。因此,直接通过人才收购吸纳一支不受旧架构牵绊、拥有成熟静态调度和超高带宽 SRAM 架构经验的独立团队,是最为明智的选择。
对于芯片行业长期关注的“CUDA 护城河”问题,两位创业者给出了极其坚定的判断:**在推理时代,CUDA 一定会被完全绕过**。
```mermaid flowchart LR accTitle: 训练时代与推理时代绕过CUDA的逻辑对比 accDescr: 展示训练与推理对软件易用性和Token成本的不同敏感度
subgraph TrainEra ["训练时代"] direction TB T1["高频动态迭代模型架构"] --> T2["极度依赖易用性与通用生态"] T2 --> T3["CUDA 护城河极高,难以动摇"] end
subgraph InferEra ["推理时代"] direction TB I1["单一主流架构 Transformer"] --> I2["核心诉求:极致压低单 Token 成本"] I2 --> I3["全行业甘愿忍受难用软件栈以换取极致性价比"] I3 --> I4["底层直接写 PTX 汇编与专用 Kernel"] I4 --> I5["CUDA 必然被彻底绕过"] end ```
- **大厂芯片早已绕开 CUDA**:谷歌的 TPU、亚马逊的 Trainium 等自研云端芯片从一开始就完全不兼容 CUDA。虽然外界普遍抱怨 TPU 软件栈门槛高、如黑盒一般难用(Anthropic 之所以能大规模使用 TPU,很大程度是因为团队拥有大量精通 JAX 的前谷歌工程师),但这并未阻碍其在商业层面的成功部署。 - **“一个难的问题”不等于“无数个难的问题”**:在推理场景中,目标极度纯粹——只要把 Transformer 架构涉及的特定算子在自研芯片上彻底跑通、优化好,商业化闭环即告成立,加之 AI 辅助编写 Kernel,软件攻坚周期大幅缩短。 - **买单天平的彻底倾斜**:训练时代开发者极度看重软件易用性与开发灵活性;而推理时代直接挂钩生产环境的利润,全行业对单 Token 成本与能耗极其敏感。为了更优的延迟与性价比,业界完全可以接受“软件难用”。正如 DeepSeek 即便使用 GPU,也会为了极致优化而选择绕过高级封装、直接编写底层的 PTX 汇编代码。这一商业与工程权衡,决定了推理芯片摆脱 CUDA 束缚是必然的历史趋势。
[36:14](https://www.youtube.com/watch?v=aS69y40BoyM&t=2174s) SRAM推理方案与性能跨越:从单片到上千颗芯片集群
谈及Groq、Cerebras以及两位创业嘉宾正在打造的新一代芯片,其性能与性价比相比主流的“GPU + HBM”架构有着本质跨越。从原理分析来看,理想的专用推理系统在单用户推理速度上,有机会实现比当前通用GPU架构高出两到三个数量级的提升——即从几十Tokens/s跃升至1,000甚至10,000 Tokens/s,同时带来大约10倍(一个数量级)的系统级性价比提升。
针对自身的SRAM解决方案,嘉宾拆解了核心的权衡点(Trade-off): - **芯片级到系统级的折损与阿姆达尔定律(Amdahl's Law)**:SRAM在芯片层面的带宽性价比虽然比HBM高出两到三个数量级,但致命短板是容量极小。目前单颗芯片集成的SRAM通常仅有几百兆字节(MB,例如500MB左右)。而当前一个FP8量化后的主力大模型,参数规模约为1TB。两数相除,系统需要堆叠上千颗芯片才能完整容纳模型权重并进行推理。 - **系统网络与隐藏状态传递**:方案的核心挑战在于设计一套互联拓扑,把上千颗芯片紧密连接起来,确保芯片间的互联不成为推理瓶颈,最大化发挥SRAM原本的超高带宽。在实际运行中,单颗芯片承载局部权重,Token的隐藏状态(hidden state)在芯片构成的网络中像流水线一样一步步穿梭,从一端流向另一端,最终吐出计算结果。 - **系统级异构分工**:该方案坚持“用最合适的硬件做对应的事”,不强求用单套系统包办模型全部环节。整个Transformer模型被拆解为注意力(Attention)与前馈网络(FFN)两大部分。团队借鉴并改进了Groq的思路,专门攻坚非注意力的FFN部分(占据约90%的静态参数),而把动态变化的注意力部分(约10%)交给GPU处理。正因为受制于阿姆达尔定律,即使以1000倍的效率解决了90%的问题,剩下的10%依然由传统硬件兜底,最终整个异构系统在综合成本上呈现出的上限即为10倍性价比提升。
```mermaid flowchart TD accTitle: SRAM Heterogeneous Inference Architecture accDescr: Diagram showing how model tasks are split between GPU and the multi-chip SRAM cluster under Amdahl's Law.
Input["输入 Prompt / Hidden State"] --> Router{"模型计算拆分"}
subgraph AttentionSide["注意力机制分支 (约 10% 算力/动态计算)"] GPU["常规 GPU / HBM 节点\n处理 Attention 与 KV Cache"] end
subgraph FFNSide["FFN 前馈网络分支 (约 90% 静态参数)"] direction LR Chip1["SRAM 芯片 1\n(~500MB)"] --> Chip2["SRAM 芯片 2\n(~500MB)"] Chip2 --> ChipDot["... 千卡互联网络..."] ChipDot --> ChipN["SRAM 芯片 N\n(合力承载 1TB FP8 权重)"] end
Router --> AttentionSide Router --> FFNSide
AttentionSide --> Merge["系统级异构结果汇聚\n(整体性能提升 10x)"] FFNSide --> Merge ```
[39:20](https://www.youtube.com/watch?v=aS69y40BoyM&t=2360s) 芯片研发周期的压缩与架构级颠覆
目前国内在训练与推理端,算力芯片均处于极度供不应求的态势。传统芯片研发流程极其漫长——从用户端需求反推、架构设计、RTL编码、验证到流片测试,往往需要一年半到两年。但OpenAI联合博通自研芯片声称仅用9个月便完成了流片。嘉宾指出,在足够聚焦且有AI工具深度辅助设计的前提下,芯片迭代节奏可以大幅加速。除物理层面的制造与流片测试周期相对刚性外,芯片设计的其余流程正越来越向快速迭代的软件工程靠拢。
对于该芯片是否属于微创新的追问,嘉宾明确表示这是“架构层面的颠覆性创新”: - 芯片制造底层涉及光刻等物理限制,封装领域有英伟达和国内厂商极力攻关的3D堆叠技术。 - 但作为AI芯片设计公司,核心是在“芯片架构”和“系统互联架构”这两层进行真正的范式颠覆,从根本上解决Token的产出速度与成本问题,而不只是顺带绕开外部供应链卡脖子难题。
[41:07](https://www.youtube.com/watch?v=aS69y40BoyM&t=2467s) 评价推理芯片的黄金标准:速度、性价比与中美能耗差异
在推理时代,衡量芯片优劣的评价框架正在经历重塑。嘉宾认为,排在最核心的前三项指标是成本(Tokens per dollar)、速度(Tokens per second)以及耗电量(Tokens per watt);而芯片算力利用率(MFU)和软件编译器固然重要,但它们本质上是底层因素,最终都会映射并体现在成本上。
关于这一评价体系,两位嘉宾展开了多层次的探讨: - **云端与端侧的逻辑割裂**:上述评价牢牢锚定在“云端推理芯片”。如果是面向手机或边缘盒子的端侧芯片,商业逻辑截然不同——端侧更看重整机BOM(物料成本)上限,例如“这颗芯片能否控制在100美元以内并跑出可用速度”,只要达标就能卖出。但云端推理的商业本质是卖服务,成本最终会被极其残酷地拆解到“每个Token究竟耗费多少美分”。 - **中美两地TCO结构差异**:数据中心的总体拥有成本(TCO)由初始采购与机房建设的CAPEX(资本性支出)和电费、散热等长期运行的OPEX(运营性支出)组成。中美在能源结构上存在显著温差: - **国内环境**:CAPEX通常占大头,OPEX电费占比约1/3,因此客户对采购成本极为敏感,耗电量优先级相对靠后。 - **美国环境**:因电网紧张和能源极度匮乏,电费与能源OPEX成本可占到总TCO的2/3左右。这也是为何黄仁勋(Jensen Huang)在海外演讲中无休止地鼓吹“Tokens per watt”,而国内更直白地死磕“Tokens per dollar”。 - **长远瓶颈**:长期来看,资金可以靠资本注入解决,但物理世界的能源供应却是无法逾越的刚性天花板。如果去考察一家同行公司,最直接的试金石就是两问:“单用户每秒能推理多少Token(Tokens per second)?每个Token做到多便宜?”许多停留在PPT阶段的芯片厂商,甚至连这两个系统级端到端的数据都算不出来。
[44:25](https://www.youtube.com/watch?v=aS69y40BoyM&t=2665s) “速度越快,AI越聪明”:思维链与Agent对推理时间维度的重构
面对主持人“普通用户觉得当前每秒几十个Token已经够用”的疑问,嘉宾从AI交互演进的本质出发,给出了极具穿透力的反直觉解答:**快并不是单纯为了让人类读得更爽,推理速度决定了模型的智商上限。**
- **Token受众的转移**:自从思维链(Chain of Thought, CoT)和AI Agent爆发后,大模型产出的大部分Token根本就不是给人看的。CoT是在输出最终结论前自我展开推演的思考过程;Agent交互产生的Token则是吐给另一个Agent阅读与执行的指令。人类阅读速度通常极限在50-100 Tokens/s,传统GPU也是照此规格优化。但机器对机器的通信在速度上完全没有上限,天然是“越快越好”。 - **在固定时间窗口内塞入更多智能**:用户之所以觉得“够用了”,是因为系统根据人类耐心做出了妥协。人类无法忍受提一个问题要等上一小时甚至两天,时间的紧迫性是客观物理法则(例如分析明日股市行情的模型如果跑两天就彻底失效了)。如果给AI设定了一分钟的返回时间窗口,推理速度提升10倍,并不意味着要把交互缩减到几秒钟,而是意味着在这一分钟内,模型可以调集10倍的Token去进行多路径自我质疑、交叉验证或调用Agent工具做模拟实验。正如黄仁勋在演讲中将横轴的推理速度/交互性(Interactivity)直接标注为“Smarter AI”一样——**推理速度的倍增,在逻辑上直接等价于AI智能水平的跃迁。**
[49:04](https://www.youtube.com/watch?v=aS69y40BoyM&t=2944s) 面对算法频繁迭代,芯片设计如何寻找“不变量”
AI算法日新月异,扩散模型(Diffusion Models)、自回归模型、强化学习(RL)、递归自我提升(RSI)等概念层出不穷,芯片研发必须向前看两到三年,在动荡中锚定硬件与算法的契合点:
- **异构取舍与任务分离**:如图像和视频生成中的扩散模型,属于极致的计算密集型(Compute-intensive),其硬件甜点区与偏向内存带宽敏感的文本自回归截然不同。专用芯片如果不能高效适配,从架构设计初期就应果断放弃,由更适配的算力单元来承担。 - **寻找收敛结构 vs 演进算法**:判断是否值得做成专用芯片硬件,关键看算法是否收敛。目前Transformer的Attention机制算法革新极为频繁,各大学术机构和实验室不断推出全新思路;而FFN结构在演进到MoE(混合专家模型)之后,结构模式已相对收敛,成为硬件眼中的“不变量”。至于后训练(Post-training)阶段引入的强化学习(RL),由于基本不篡改模型的底层推理结构,对硬件设计影响有限。 - **直击带宽断崖**:AI无论如何演进,本质需求无非是两项——算力与内存带宽。当前行业最大的痛点不在算力本身,而在带宽无法满足需求。即便未来视频和图像生成向自回归架构收敛,只要它依赖高吞吐、高带宽访存,SRAM路线便具备天然优势。
[52:18](https://www.youtube.com/watch?v=aS69y40BoyM&t=3138s) 算力利用率(MFU)折损:消失的算力去哪了?
针对市场上诸多芯片“标称算力极高,实际运行利用率(MFU)常常连一半都跑不满”的现象,嘉宾剖析了算力在物理层面被白白浪费的三大主因:
1. **Roofline模型的限制(算力与访存失配)**:芯片体系结构受经典的Roofline模型支配。大模型推理特别是单用户低批处理(Batch Size)阶段,计算访存比极低,大量时间消耗在将权重从显存搬运至计算单元。一旦带宽见顶,庞大的算力单元就会被迫挂起,根本无法发挥理论峰值。 2. **算子极度碎片化导致的调度开销**:训练阶段多是规则、巨大的稠密矩阵乘法,而推理阶段每秒吐出数百个Token,执行流程由海量非常细碎的小算子(Kernel)高频串联。任务颗粒度过细直接加剧了控制流与编译器的调度损耗。 3. **互联等待与数据饥渴(Data Starvation)**:多卡并行推理中,算力单元常因“在等数据”而空转(Idle)。无论是由于单芯片HBM带宽不足导致的权重读取延迟,还是跨芯片互联网络通信时延,数据若未能准时抵达计算核心,矩阵乘法单元就只能等待,最终导致端到端的实际算力利用率惨遭腰斩。
[54:02](https://www.youtube.com/watch?v=aS69y40BoyM&t=3242s) 消失的算力:从MFU与MBU看推理调度的摩擦
在算力利用率的评估中,大模型计算主要由矩阵乘法构成,如果矩阵乘法单元发生空转,芯片的模型浮点运算利用率(MFU, Model Flops Utilization)就会显著走低。根据经典的 Roofline 模型,在大模型推理场景下——特别是追求极高单用户推理速度的场景中——评估标准必须引入另一个核心指标:内存带宽利用率(MBU, Memory Bandwidth Utilization),即芯片的访存带宽究竟被吃满了多少。
然而,访存带宽拉到 100% 并不意味着芯片整机真正发挥了极致效能。芯片由计算与访存两个紧密耦合的维度构成,若在架构设计之初将访存带宽压得非常窄,却堆砌了极其庞大的算力,即便带宽被全部吃满,大部分算力单元依然只能处于饥饿和闲置状态。因此,实际硬件架构设计必须综合平衡理论与实际利用率,竭力消减由于调度策略不当、通信延迟摩擦等因素造成的有效算力损失。
- **MFU与MBU的权衡**:推理生成阶段(Decode)对访存带宽极其敏感,若硬件设计出现“大算力配小带宽”的失衡,即使 MBU 跑满 100%,整体算力资源仍会产生大量闲置。 - **调度摩擦控制**:在芯片系统架构设计阶段,必须通过精细的计算流水线与存储调度,尽量规避执行层面的动态等待与资源错配。
---
[55:15](https://www.youtube.com/watch?v=aS69y40BoyM&t=3315s) 芯片设计九死一生:从架构、RTL到流片与封装测试的全流程
一颗大芯片从最初的概念萌芽到最终量产交付,需要跨越极其漫长且严苛的技术长廊。整个流程始于需求分析:明确芯片的核心商业定位、所要攻克的技术痛点以及客户的特定诉求(如数据与计算安全性等)。紧随其后的是高层系统架构定义,这不仅关乎单颗芯片内部结构,还必须前瞻性地规划未来交付形态——究竟是单板服务器还是超大规模集群,并据此拆解系统级互联拓扑、服务器间网络带宽以及单芯片规格需求。随后进入微架构定义阶段,明确计算核心内矩阵单元与向量单元的配比、指令集架构定义,以及片上缓存(如 SRAM)的具体摆放位置与拓扑。微架构敲定后便形成详尽的特性列表(Feature List),以此指导具体的寄存器传输级(RTL)硬件代码编写。令人意外的是,虽然芯片全生命周期往往长达一到两年,但核心 RTL 编写阶段通常仅需两到三个月。
真正耗费巨大精力与资金的重头戏在于前端验证与后端物理实现。由于先进制程大芯片的流片试错成本极其高昂,团队必须在流片前通过海量自动化测试用例,甚至是基于数学证明的形式化验证(Formal Verification)来彻底消灭逻辑 Bug。验证通过后进入物理后端环节,工程师需要根据晶圆厂(Fab)极其严格的设计约束检查(SDC)规则,进行复杂的布局布线(Place & Route),将逻辑晶体管映射到可制造的微观物理版图上。设计图纸定稿后即交付晶圆厂制作昂贵的光刻掩模(Mask)进行初次流片。流片返回后,还需经历精密的封装测试:由于光刻芯片核心(Die)面积仅如指甲或半个手机大小,如何将其极其微小的引脚引渡到大型封装与 PCB 板,并构建完备的自动化测试体系来筛除坏品、把控良率,构成了极为艰深的系统工程;而最终落地为商用产品时,还必须协同解决 PCB 板卡设计、外围控制芯片与 Switch 交换芯片集成、网口接口通信以及数据中心集群级别的供电、公网和散热工程。
```mermaid flowchart TD accTitle: 芯片设计全流程架构图 accDescr: 展示从需求架构、前端逻辑与验证,到物理后端、流片及封测系统集成的完整芯片研发链路。
subgraph FrontEnd["前端架构与逻辑实现"] A["需求分析与系统架构"] --> B["微架构定义与Feature List"] B --> C["RTL代码编写<br/>(约2-3个月)"] C --> D["大规模功能验证<br/>& 形式化证明"] end
subgraph BackEnd["物理后端与制造"] D --> E["后端布局布线 (P&R)<br/>& SDC约束检查"] E --> F["制作掩模 (Mask)<br/>& 晶圆流片 (Tape Out)"] end
subgraph PostSilicon["系统集成与交付"] F --> G["封装测试与良率筛选"] G --> H["板级系统开发<br/>(PCB/Switch/网口/供电散热)"] end ```
- **高成本与高赔率**:做硬件极其艰难,供应链每个环节都面临产能短缺,且先进制程流片单次费用高达数百万至数千万美元;但只要架构踩准关键拐点,所撬动的商业杠杆与赔率极其巨大。 - **前后端协同网络**:芯片创业绝非单打独斗,后端实现必须与晶圆代工厂、封装厂及 EDA 厂商建立长期且深入的协同合作。
---
[01:00:21](https://www.youtube.com/watch?v=aS69y40BoyM&t=3621s) 架构创新打破制程依赖:国内供应链与开源生态的独特优势
面对未来数年国内先进制程芯片可能长期处于“供小于求”的外部严峻现实,创业团队成功的胜负手并不单单取决于设计指标多么惊艳,更核心的在于“能否切实制造出足够规模的芯片”。破局的关键路径在于依托顶层架构层面的大刀阔斧:通过突破性的存储与计算架构创新,团队大幅降低了对全球最顶级先进制程工艺的强制依赖,甚至能够将业界传统观念中被认为性能受限或已遭淘汰的成熟制程工艺重新盘活,在最终业务核心指标——即每秒吞吐 Token 速度(Tokens per second)与单位成本产出 Token 量(Tokens per dollar)上,取得全面超越先进制程系统的优异表现。
在探讨为何选择回国创业时,Mark 坦言这并非预先设定的单一路径,而是毕业后顺理成章承接了国内极具发展空间的工作机遇,并长期与硅谷学术圈及导师保持频繁的技术交流。随着认知的深入,大家意识到国内在应对严苛的成本控制与性价比供应链挑战时具备独特的结构性优势:国内具备高度成熟且门类完备的硬件供应链体系,在建造推理基础设施时所倚赖的数据中心水电资源、电网基建与建设速度上具有极强护城河。更为决定性的是软硬件生态的适配环境:当年 Groq 与 Cerebras 在美国推进极度艰难,核心瓶颈在于美国主流最强模型(如 OpenAI 系列)皆为闭源黑盒,新硬件架构要求闭源厂商深度适配不切实际,硬件团队在未知模型权重与架构细节的情况下强行兼容也毫无可能,导致它们长期只能局限于跑 Llama 等对美国主流商业并不核心的开源模型,被锁死在极小的利基(Niche)市场中;相反,国内以 DeepSeek、智谱等为代表的顶尖主力模型在架构上具有高度的开放性,市场上最强大的商业 API 服务普遍建立在开源模型体系之上,使得全新的推理专用芯片一经问世便能直接承载最主流的推理工作负载,形成健康的生态正循环。
- **成熟制程的架构红利**:通过创新的微架构与通信拓扑,在成熟工艺上实现优于先进制程的 Tokens per dollar 表现,绕过先进制程产能锁喉。 - **中美生态环境差异**:美国最强算力需求被闭源巨头垄断,第三方 ASIC 极难切入核心;中国主力大模型兼具高开放性与顶尖性能,为专用推理芯片提供了广阔的原生商业落地场景。
---
[01:03:17](https://www.youtube.com/watch?v=aS69y40BoyM&t=3797s) 创业芯片 vs 大厂自研:组织异构与算法/硬件的天然分野
针对国内大模型厂商(如阿里通义千问等)纷纷涉足自研芯片的行业竞争格局,Mark 与子扬给出了冷静的技术分层洞察。如果模型本身走向开源且架构透明,模型厂商做自研芯片在硬件层面并不具备降维打击式的先发优势,因为将整个推理系统做透涉及复杂的互联、板级与集群级工程。对于国内互联网综合大厂而言,内部同时存在庞大的通用训练负荷、多模态图文生成(如字节跳动的 Seedance 等 AIGC 任务)以及常规推理需求,出于资源复用与投资回报率的考量,大厂自研芯片往往倾向于打造通用型加速器以替换现有通用 GPU,研发重心偏向训练或大一统的通用算力,很难孤注一掷为某种极致的推理工作流做激进的架构舍弃。
更深层维度的阻碍在于企业组织内部的文化与认知基因。对于 DeepSeek、智谱、Kimi 这样纯粹追求极致算法创新的原生模型公司,设计顶尖算法所需的能力结构与打造复杂物理硬件芯片所需的工程能力完全风马牛不相及。强行把两类截然不同的团队能力与考核体系揉进同一家公司,不仅难以实现理想中的无缝协同,往往反而会导致组织内部的执行摩擦。行业真正的良性解法是“组织层面的系统级异构”:让极度追求算法探索的公司保持纯粹轻盈的算法探索氛围,让深谙芯片工艺、物理后端与硬件系统的团队专注于将芯片工程做到极致,专业分工才能催生最具竞争力的系统组合。
- **大厂通用包袱**:平台级大厂必须照顾图像生成、视频多模态及大规模训练等多任务负载,芯片研发难以完全聚焦于专一极致的 Token 推理延迟优化。 - **能力基因与组织异构**:做前沿算法模型需要高度发散、迭代迅速的软件思维,而芯片流片是一锤定音、容错率极低的硬件硬核工程,两者在团队组织文化上必须保持适度分立。
---
[01:05:17](https://www.youtube.com/watch?v=aS69y40BoyM&t=3917s) 师从Bill Dally:从韩松的剪枝量化到强逻辑AI加速芯片
谈及师从英伟达首席科学家、现代并行流处理(Stream Processing)架构奠基人 Bill Dally 的经历,Mark 分享了自己学术生涯早期的关键转折点。早在本科大四阶段,Mark 便受即将博士毕业的同门师兄韩松(后创立深鉴科技、任麻省理工学院教授)邀请,以研究助理身份参与算法层面如何让深度学习在硬件上高效运行的前沿课题,聚焦于深度学习模型的剪枝(Pruning)与量化(Quantization)技术。在此期间,Mark 每周与 Bill Dally 进行定期的科研面对面例会,深刻体会到顶尖学者洞察底层的技术穿透力。作为早已功成名就的资深泰斗,Bill 没有任何短期发表论文的功利性晋升包袱,因此他从不花费时间在采摘“低垂果实”(Low-hanging fruit)等细枝末节的修补工作上,而是将所有目光投向那些极难攻克、但一旦突破便足以深刻颠覆业界技术底座的本质问题。
2017 年 Mark 正式加入 Bill Dally 课题组攻读博士学位时,Bill 提出的一项超前构想令所有人始料未及:在当时英伟达已经通过 GPU 将神经网络这类“基于感知的深度学习”加速推向极致的背景下,Bill 敏锐预见到未来通用人工智能绝非单纯由感知网络主导,而是必须演变为“强感知 + 强逻辑”的混合体系。当时整个工业界与学术界几乎无人关注强逻辑算法的专用硬件支持,相关应用仅停留在 CPU 纯软件调度或底层数学定理证明、芯片物理设计中后端自动化布局布线的逻辑推理上。Bill 果断带领 Mark 从零起步,构建了一款与当时主流 CPU、GPU 架构截然不同的全新芯片架构,专门针对布尔可满足性问题(SAT 问题)等严苛强逻辑运算进行硬件级算力加速,为后来的芯片设计打下了深厚的硬件与逻辑交织的技术功底。
- **Bill Dally 的科研哲学**:拒绝追逐短期学术热点与容易发论文的表面工程,始终将精力聚焦在能够重塑计算范式的根本性底层痛点。 - **强感知与强逻辑的分野**:神经网络擅长感知、联想与近似模拟,而严密的数学证明、物理推导与物理芯片布局布线则依赖确定性的强逻辑求解。
---
[01:08:35](https://www.youtube.com/watch?v=aS69y40BoyM&t=4115s) AI for Science与架构师哲学:GPU只是结果而非终点
Mark 回顾道,当年 Bill Dally 带领他们探索的这套强逻辑加速架构,虽然在算法层面依托的是发展数十年、范式极为固定的布尔可满足性(SAT)求解算法,但在当下的 AI 演进浪潮中正在释放全新的生命力。如今硅谷大量探索前沿科学人工智能(AI for Science)的创业公司,正在竭力探索将类似 Transformer 的通用大语言模型与强逻辑求解器深度耦合:让大模型负责将物理、化学及数学中极其晦涩复杂的现实科学问题拆解为严谨的形式化逻辑表达,再交由底层求解系统进行确定性判定与加速推导。尽管该技术路线目前在算法融合层面尚未最终收敛,但一旦科学探索的效率瓶颈确认收敛于复杂逻辑求解的速度,底层专用逻辑芯片与异构加速硬件的爆发性需求将变得不可逆转。
对于导师 Bill Dally 给自己带来的最大烙印,Mark 动情地表示,比起具体的学术研究方向,最弥足珍贵的是其独树一帜的思考方式、沟通哲学以及卓越的系统架构师本能。业界常将 Bill 奉为“现代 GPU 的奠基人”,但从本质上看,Bill Dally 从未将自己的认知边界与某一款具体形态的芯片(如 GPU)做任何终身绑定:
> “GPU 只是结果,原因是因为他是一个非常好的 Researcher、非常好的一个 Architect。所以他能发现最重要的东西是什么,并以最好的方式去把它做出来。”
- **AI for Science 的底层纽带**:大模型负责前置的宏观意图拆解与自然语言到符号逻辑的映射,底层专用逻辑计算单元负责海量形式化定理与 SAT 问题的极速验证。 - **架构师的终极追求**:不被特定硬件载体绑架,敏锐抓住时代计算负荷中最本质的核心特征,并以最简洁、最符合物理法则的硬件形式予以实现。
[01:10:20](https://www.youtube.com/watch?v=aS69y40BoyM&t=4220s) Bill Dally的芯片哲学:计算机体系结构就像房地产,“一切围绕局部性展开”
Mark 谈到,虽然导师 Bill Dally 奠定了现代 GPU 并行架构的基石,但对他个人影响最深远的,其实是 Bill 关于芯片设计、系统设计乃至做研究底层逻辑的思考。其中最震撼他的一点就是 **局部性(Locality)**。
在 Bill Dally 看来,整个计算机系统结构就像房地产交易一样,核心秘诀只有一句:“Location, location, location(位置、位置、还是位置)。”无论是时间局部性(刚才用过的数据短期内大概率还会被重复访问)还是空间局部性(访问了某处数据,紧接着大概率会访问它临近的数据),传统计算架构如 CPU 缓存(Cache)的设计本质上都是在极力榨取这两种局部性带来的红利。
然而在大模型推理的 Decode(解码生成)阶段,算法本身的计算特征彻底抹平了传统的时间与空间局部性——每一轮自回归解码都必须把庞大的模型静态权重从头到尾扫一遍。为了弥补算法端局部性的缺失,硬件架构就必须在物理层面上提供极致的局部性。这就是 Mark 和团队选择以 SRAM 为核心来构建推理芯片的底层动因:将模型权重尽可能近地锁在片上存储中,以极近的物理距离提供最高的访问带宽与确定性。
```mermaid flowchart TD accTitle: Locality Breakdown accDescr: Diagram contrasting traditional CPU locality with AI inference decode challenges and the hardware SRAM solution.
subgraph Classical["传统计算局部性"] TL["时间局部性: 近期数据大概率重复读取"] SL["空间局部性: 临近地址数据大概率连续访问"] Cache["CPU Cache 缓存机制受益"] TL --> Cache SL --> Cache end
subgraph LLMDecode["大模型解码 (Decode) 困境"] Flat["自回归生成抹平算法局部性: 每步必须轮询全量权重"] end
subgraph HardwareFix["硬件级局部性重构"] SRAM["片上 SRAM 架构: 物理距离最短、带宽最大化"] end
Cache -.->|算法假设失效| Flat Flat -->|硬件补偿方案| SRAM ```
---
[01:11:43](https://www.youtube.com/watch?v=aS69y40BoyM&t=4303s) 颠覆式创新与权衡:跳出局部最优,必须想清楚牺牲什么
谈到如何寻找有价值的课题,Mark 总结了 Bill Dally 极具指导意义的做事逻辑:**“要找到最难的事情,找到对整个系统影响最大的那个点,并尝试去解决它。”**
Bill 极为看重工程与架构中的权衡(Trade-off)。如果你的目标只是实现 5% 或 10% 的微小性能改善,你完全可以小心翼翼地保全大局,不触碰现有架构;但如果你追求的是数量级(10x、100x)的颠覆式跃升,就必须彻底摆脱局部最优(Local Minimum)的思维陷阱,明确回答:**为了实现全局飞跃,你愿意牺牲掉什么?**
在合作过程中,这种探索高难度问题的路径难免遭遇无数次失败。但 Mark 强调,Bill 的态度是:只要你瞄准的问题是正确且足够根本的,哪怕解法暂时行不通甚至根本无解,也不能否定探索本身的价值。
至于创业方面的建议,Bill 更是给出了一条来自其过往创业惨痛教训的幽默忠告:**“一定不要用 PhD(博士生)写的代码。”**
- **研究与工程的割裂**:Bill 认为科学研究的本质是“用最小的代价获取最多的知识”。因此做学术完全没必要烧几百万美元科研经费去真流片,因为在流片前架构师已经获得了 99% 的核心知识; - **创业的残酷现实**:商业化创业恰恰需要扑在剩下的 1% 工程细节上(如电路物理设计、散热、供电、良率等),而这 1% 的工程落地往往要吞噬团队 99% 的精力。
---
[01:14:47](https://www.youtube.com/watch?v=aS69y40BoyM&t=4487s) 亚马逊的工程哲学:客户至上、以终为始与从系统反推芯片
徐子扬分享了此前在亚马逊云科技研发自研 AI 芯片、编译器及软件栈时所贯穿的工程哲学。亚马逊内部同样坚持着一种“自顶向下”的系统思维:**以终为始(Working Backwards)与客户至上(Customer Obsession)**。
由于软件位于整个系统的顶层并直接面对开发者,芯片设计绝不能从某个微小的硬件模块单点向外推演,而必须从上层系统的最终需求层层倒推:
1. **锚定工作负载(Workload)**:明确定位加速器未来 2-3 年要跑的核心模型是哪一类?是专攻推理、专注于训练,还是两者兼顾? 2. **界定系统部署边界**:物理机架和集群需要由多少个节点组成?物理空间和功耗预算能容纳多大体量的模型? 3. **推导计算访存比(Operational Intensity / Arithmetic Intensity)**:通过“计算带宽与访存带宽的比值”倒推硬件微架构。这一关键参数直接决定了芯片从存储中每读取 1 字节数据,需要执行多少次计算才能让算力单元和访存单元同时满载,从而在物理层面圈定了该芯片最舒适的模型与算子区间; 4. **长周期预判**:一颗芯片从立项到流片、量产并部署往往需要两三年,架构师必须去优化“芯片造出来那一刻”用户所需要的软件栈与模型,而非被当下的存量生态局限。
---
[01:17:30](https://www.youtube.com/watch?v=aS69y40BoyM&t=4650s) OpenAI 首款推理芯片 Jalapeño:通用性、极速流片与电力的致命约束
在节目补录阶段,主播与嘉宾聚焦于 OpenAI 联手博通(Broadcom)发布的自研通用推理芯片 **Jalapeño**(公开于 Hot Chips 等技术交流)。子扬分析了其与初创公司专用方案截然不同的设计侧重点:
1. **定位通用的全能型架构**:Jalapeño 没有采用类似 Groq 或 Cerebras 的系统级异构,而是与传统 GPU 高度接近,单颗芯片全包 Prefill、Decode、Attention 与 FFN 等各个环节,甚至原生支持小维度矩阵乘法以强化小 Batch Size 下的性能,Demo 还能兼顾运行其他常规图形与游戏任务,且后续产品据传还将兼容训练。 2. **软件栈高度依赖 AI 辅助**:芯片采用自研编译框架 Gluon,算子 Kernel 编写与底层优化很大程度上直接交由 Codex 完成;得益于 AI 赋能的软硬件闭环,Jalapeño 从项目启动到交付晶圆厂流片(Tape-out)仅耗时 **9 个月**,在先进制程芯片研发史上速度极其惊人。 3. **“电”成为第一生产约束**:当前美国本土建设数据中心最匮乏的资源不是资金,也不是物理机房空间,而是极其紧缺且扩容周期漫长的电力配额(兆瓦级供电指标)。因此 OpenAI 必须追求极致的能效比(每瓦产出的 Token 数)。Jalapeño 在低功耗维度做了激进优化,其单瓦 Token 生成吞吐甚至宣称超越了英伟达下一代 Rubin 架构。
---
[01:20:10](https://www.youtube.com/watch?v=aS69y40BoyM&t=4810s) 为什么 OpenAI 选最昂贵的 HBM4 而不是 SRAM?
针对 OpenAI 采用 HBM4 堆出单封装 **15.4 TB/s** 惊人带宽、而非追随 SRAM 路径的疑问,子扬从经济学与商业模式底层算了一笔账:
| 维度 | 美国云端/模型巨头(OpenAI) | 国内厂商 / 专注特定推理优化的创业团队 | |:--- |:--- |:--- | | **首要瓶颈** | **电力供给上限**(每年新增电网配额确定,电费占 TCO 的 2/3) | **资本开支 / 芯片成本**(国内电力便宜,电费仅占成本 1/3 甚至更低) | | **优化目标** | **Token / Watt**(在固定受限的电量内压榨出最高产出) | **Token / Dollar**(用最低的芯片硬件与产线成本换取最高吞吐) | | **业务特点** | 兼顾多模态、语音、图像生成、动态长上下文及训练任务 | 聚焦大语言模型 Decode 极端加速、特定吞吐与延迟敏感场景 | | **存储选择** | **HBM4**(全能高密、单片承载复杂动态业务,虽贵但省电省系统复杂度) | **SRAM**(带宽性价比极高,但容量单片受限,依赖系统级异构) |
SRAM 的核心优势在于“每元钱所买到的访存带宽”比 HBM 高出数个数量级。但对于手握巨资、只缺电量的巨头而言,SRAM 单片容量极小的劣势会倒逼其不得不采用多芯片“系统级异构”(如一块芯片算 Attention,另一块跑权重),增加了集群和调度软件的复杂度。因此,OpenAI 最终选择了全包全揽、容量与带宽表现最为均衡但极其昂贵的 HBM4。
针对长上下文场景下膨胀的 KV Cache,子扬指出 SRAM 同样处于劣势。尽管近期类似 DeepSeek 等新模型架构大幅将每个 Token 占用的 KV Cache 压缩了 1/4 至 1/8,但长上下文场景随着并发用户数增加,动态容量需求极高,依然属于 SRAM“极其不舒适的区间”,通常仍需交由高容量存储承载。
---
[01:24:15](https://www.youtube.com/watch?v=aS69y40BoyM&t=5055s) SRAM 与 HBM 的极限博弈,以及芯片内异构与暗硅(Dark Silicon)
关于 SRAM 的竞争窗口是否会在两三年内被 HBM 的代际演进所终结,子扬表达了审慎的物理底层判断:
- **HBM 的物理天花板**:HBM 的带宽增长未来很难保持乐观预期。HBM 本质上依赖微凸块(Micro-bump)或穿硅孔(TSV)在基板上以布线形式互连,受限于物理走线密度天花板,即便未来向 3D DRAM 演进(从平面边缘走线向立体表面走线演进),其单点所能达到的瞬时极限带宽与单位成本带宽,依旧无法正面抗衡片上原生集成的 SRAM; - **SRAM 的致命短板**:6 个晶体管锁 1 个 bit 的物理限制,注定了其容量密度性价比低下。如果数据量固定(如模型静态权重),尚能通过集群多芯片堆砌来克服;但面对无上限波动的动态长数据,纯片上 SRAM 捉襟见肘。
针对未来的演进趋势,子扬认为行业并未单一走向绝对的 SRAM 路线,OpenAI 提供了另一种极富启发性的范式:**将异构收敛至单颗芯片内部(On-chip Heterogeneity)**。通过引入经典计算体系中的 **暗硅(Dark Silicon)** 概念——即为了控制芯片功耗不超标,在不同推理执行阶段动态点亮芯片内的特定计算单元(例如算 Attention 时激活一部分硬件,算 FFN 时再换另一部分),从而在单颗芯片内以超低能耗完成全流程加速。
[01:27:20](https://www.youtube.com/watch?v=aS69y40BoyM&t=5240s) 芯片内异构与暗硅:OpenAI的能效取舍之道
针对OpenAI联手博通推出的首款自研推理芯片Jalapeño,嘉宾徐子扬深入剖析了其背后的技术取舍。OpenAI的思路可以概括为:愿意承受较高的硬件面积与资金成本,用一颗芯片包揽不同任务,在执行特定计算时把不需要的单元关掉或降频(即“暗硅”思路,利用芯片部分区域闲置来控制热功耗)。与创业团队倾向的“系统级异构”(用不同特化芯片拼接)相比,OpenAI这种芯片内异构方案本质是用更高的单芯片采购与制造成本,换取极高的能效比(Power Efficiency)。因此从“每美元性价比”(per dollar)来看,该方案并不划算,但一旦物理世界的“电力供应”成为数据中心第一硬约束,OpenAI的做法就展现出极强的战略合理性。
```mermaid flowchart TD accTitle: 系统级异构与片内异构方案对比 accDescr: 对比OpenAI的片内异构方案与创业团队主张的系统级异构方案在物理约束和优势侧重点上的差异
subgraph OpenAI["OpenAI Jalapeño 路径:片内异构 (暗硅机制)"] A1["单颗大芯片集成多种专用计算单元"] --> A2["按需动态关闭/降频闲置模块"] A2 --> A3["核心目标:突破数据中心电力硬约束 (极致每瓦能效)"] A3 --> A4["代价:单芯片成本极高 (每美元性价比差)"] end
subgraph Startup["初创企业 / SRAM 路径:系统级异构"] B1["专用小芯片做特定任务 (如 Prefill / Decode 分离)"] --> B2["多颗特化芯片协同工作 (GPU + SRAM加速卡)"] B2 --> B3["核心目标:突破内存带宽瓶颈 (极致带宽性价比)"] B3 --> B4["代价:系统互联拓扑复杂、需重构基础设施"] end ```
这种架构分歧给创业团队带来了双重启发:一方面,OpenAI仅用9个月完成流片,且软件栈被AI大幅加速,验证了“用AI赋能AI芯片设计与软件优化”的可行性;另一方面,大家看清了技术收敛由核心约束条件驱动——对内存带宽要求苛刻且看重带宽性价比的场景,依然会收敛到SRAM方案;而对电力为第一限制条件的超大规模集群,芯片内异构则是有效的解法。徐子扬指出,业界以往只有英伟达GPU在广义上属于芯片内异构,但GPU追求的是通用性,从未有人像OpenAI这样明确地将各种业务需求堆在同一硅片上,并通过大面积动态切断模块供电来省电。
- **片内异构与暗硅机制**:OpenAI Jalapeño在单芯片内集成不同计算单元,根据推理阶段动态关停部分闲置单元以压低功耗,是首个公开将此策略推向极致的商用专用推理芯片方案。 - **系统级异构生态**:包括Groq、Cerebras以及国内外的AI芯片初创公司,普遍沿袭系统级异构思路,通过PD分离(Prefill与Decode分离)以及训练与推理硬件分工,由不同芯片协同完成工作。 - **不同物理瓶颈的路径分化**: - **电量约束为主**:倾向选择片内异构,宁愿牺牲硅片面积成本也要做极致的每瓦吞吐优化。 - **带宽约束为主**:倾向选择SRAM为核心的专用芯片,最大化追求每美元的带宽利用效率。
---
[01:29:40](https://www.youtube.com/watch?v=aS69y40BoyM&t=5380s) 推理芯片终局展望:打破垄断与更多彩的生态
面对主持人泓君提出“未来整个推理芯片市场是否依然是英伟达的天下”这一尖锐问题,徐子扬坦言“很难直接回答”,但他给出了极具态度的观察:如果市场永远只是英伟达一家独大,就意味着所有正在做前沿技术探索的初创公司(包括他们自己)将无法生存。英伟达以通用GPU为基本盘,在探索全新架构时不可避免地受到既有生态负担和迭代惯性的限制,这导致许多真正颠覆性的底层方案(如Groq的纯确定性SRAM流处理器)并非诞生自英伟达内部,这也正是英伟达最终选择以约200亿美元收购(acqui-hire)Groq团队的原因。
徐子扬强调,推理时代计算场景的极度分化决定了单一架构无法统吃全场,他坚信AI芯片生态理应“变得更多彩一些,方案变得更多一些”,这恰恰与异构计算的发展客观规律完全吻合。节目尾声,主播泓君总结道,尽管本期讨论触及了极深的芯片底层硬件架构与微架构设计哲学,非业内人士消化起来存在门槛,但与年轻一代硬核创业者探讨技术前沿,并探寻像Bill Dally这样凭借底层理论推动整个产业前进的宗师级学者的思考逻辑,能够让人感受到强大的精神力量。
- **GPU体系的创新局限**:英伟达受限于通用GPU的庞大历史资产,在专用极端场景(如纯片上超低延迟推理)下的迭代速度和架构取舍受到牵制。 - **产业向多元化演进**:随着推理工作负载在全社会算力消耗中占据绝对大头,单一芯片形态无法满足所有维度的性价比要求,异构共存、百花齐放将是未来AI算力市场不可逆转的趋势。
## Notable quotes > [33:58](https://www.youtube.com/watch?v=aS69y40BoyM&t=2038s) 推理时代,Cuda一定会被绕过 — 徐子扬
> [44:25](https://www.youtube.com/watch?v=aS69y40BoyM&t=2665s) 快并不是单纯为了让人类读得更爽,推理速度决定了模型的智商上限。 — Mark
> [44:25](https://www.youtube.com/watch?v=aS69y40BoyM&t=2665s) 推理速度的倍增,在逻辑上直接等价于AI智能水平的跃迁。 — Mark
> [01:08:35](https://www.youtube.com/watch?v=aS69y40BoyM&t=4115s) GPU 只是结果,原因是因为他是一个非常好的 Researcher、非常好的一个 Architect。所以他能发现最重要的东西是什么,并以最好的方式去把它做出来。 — Mark
> [01:09:40](https://www.youtube.com/watch?v=aS69y40BoyM&t=4180s) 一切围绕局部性展开 — Mark
> [01:10:20](https://www.youtube.com/watch?v=aS69y40BoyM&t=4220s) Location, location, location(位置、位置、还是位置)。 — Bill Dally
> [01:11:43](https://www.youtube.com/watch?v=aS69y40BoyM&t=4303s) 要找到最难的事情,找到对整个系统影响最大的那个点,并尝试去解决它。 — Bill Dally
> [01:11:43](https://www.youtube.com/watch?v=aS69y40BoyM&t=4303s) 为了实现全局飞跃,你愿意牺牲掉什么? — Bill Dally
> [01:13:03](https://www.youtube.com/watch?v=aS69y40BoyM&t=4383s) 一定不要用 PhD(博士生)写的代码。 — Bill Dally
## Mentioned Groq, Cerebras, OpenAI, Bill Dally, 泓君, Mark, 徐子扬, Jonathan Ross, 韩松, 黄仁勋 (Jensen Huang), 博通 (Broadcom), 英伟达 (NVIDIA), 谷歌 (Google), 亚马逊 (Amazon), Annapurna Labs, Anthropic, Meta, Google DeepMind, SemiAnalysis, d-Matrix, MatX, DeepSeek, 智谱, Kimi, 阿里通义千问, 字节跳动, Jalapeño, TPU, Trainium, CUDA, JAX, Rubin, Gluon, Codex, Llama, Alignment 2026, CoWoS, HBM, SRAM, DRAM, HBM4
## Video description 过去几年,推理消耗的Token正在爆炸式增长,Token经济随之成型,推理专用芯片也持续升温:去年年底,英伟达以约200亿美元对AI芯片初创公司Groq进行“收购”(acqui-hire);做晶圆级“大芯片”的Cerebras今年6月IPO,市值达到670亿美元;OpenAI联手博通,推出了首款自研推理芯片Jalapeño,从设计到流片仅用了9个月——加上我们之前聊过的谷歌TPU,推理芯片牌桌上的玩家越来越多。 这场推理芯片大战中,各家真正比拼的是什么?为什么走向了不同的技术路径?推理芯片未来又会向什么方向收敛? 本期硅谷101,我们请来两位AI芯片创业者,逐一拆解这些热门推理芯片在技术路径上的取舍与得失。其中嘉宾Mark是英伟达首席科学家Bill Dally的学生。Bill Dally是现代GPU并行架构最重要的奠基者之一。我们也借由Mark的视角,去了解这位芯片大师是如何思考问题和看待创新的。
【主播】 泓君,硅谷101创始人,播客主理人
【嘉宾】 Mark,AI芯片创业者 徐子扬,AI芯片创业者
【你将听到】 Groq、Cerebras技术路线 04:17 为什么训练看算力,推理看带宽 14:13 SRAM、DRAM、HBM的优劣 16:39 Groq和Cerebras的技术路径选择 19:34 Groq:确定性、静态编译调度,动态性不足 25:18 Cerebras 的软肋:良率、成本与系统适配 32:32 英伟达为什么要acqui-hire Groq 33:58 “推理时代,Cuda一定会被绕过”
推理时代芯片护城河 39:19 两位芯片创业者的SRAM推理芯片方案 41:07 最重要的指标:速度、性价比、耗电量 44:25 速度越快,AI越聪明 49:04 面对模型迭代,抓住“不变量” 54:15 消失的算力:为何芯片利用率跑不满 58:27 芯片设计全流程:需求、架构、RTL、验证、后端、流片、封装测试、良率、交付 01:01:16 国内优势:供应链+基础设施+开源生态 01:03:17 创业者做芯片,如何和模型厂商竞争
Bill Dally芯片设计哲学 01:05:17 为未来AI补齐强逻辑 01:09:40 “一切围绕局部性展开” 01:11:43 跳出local minimum,必须想清楚牺牲什么 01:13:03 Bill给学生的创业建议 01:14:47 亚马逊的工程哲学
OpenAI自研推理芯片解析 01:17:30 Jalapeño:通用芯片,低能耗,9个月流片 01:20:10 选择HBM4,不缺钱,但缺电 01:24:15 SRAM优势还能保持多久 01:27:03 芯片内异构,暗硅,另一种路径
【硅谷101年会来了,线下见】 10月10日—11日,我们将在【硅谷】举办Alignment 2026年度大会,从大模型、Agent、机器人到AI Infra,从实验室里的突破,到真实世界的商业化,我们直击AI变化最剧烈的前沿。 来自OpenAI、Anthropic、NVIDIA、Meta、Google DeepMind、SemiAnalysis、Cerebras等公司的研究者、创业者与投资人将齐聚现场,分享正在发生的机遇和挑战。 报名链接:https://luma.com/alignment2026?utm_source=podcast
【相关阅读和名词解释】 挑战GPU、绕过HBM,深挖史上最大芯片背后的Cerebras https://mp.weixin.qq.com/s/xZPLte_u2AjVrUyfbwcpsg 谷歌TPU能撼动英伟达吗?前TPU工程师首次揭秘 https://mp.weixin.qq.com/s/CPPH0OXoiHmKtZrLpWSRVQ
Prefill / Decode:大模型推理的两个阶段。Prefill(预填充)一次性并行处理完整输入提示词,生成KV缓存和第一个Token,是计算密集型,瓶颈在算力;Decode(解码)基于KV缓存逐个自回归生成后续Token,是内存带宽密集型,每生成一个词都要把整个模型权重从存储读到计算单元。 KV Cache(键值缓存):是注意力机制中的中间计算结果,避免每次生成新Token时重复计算历史Token的键值向量。当新请求与之前处理过的内容有相同前缀时,可直接复用已有KV Cache,称为“缓存命中”。 Attention / FFN:Transformer架构的两个核心模块。Attention(注意力机制)负责“找关系”,让每个Token关注序列中其他Token的信息,参数量较小但计算模式随上下文长度变化。FFN(前馈网络)负责“加工信息”,独立处理每个Token,参数量极大,是模型静态权重的主要部分。 SRAM / DRAM / HBM:SRAM用6个晶体管存1bit,延迟仅0.3-3ns,带宽性价比极高,但容量极小。DRAM用1晶体管+1电容,容量大、成本低,但延迟50-100ns且需刷新。HBM本质是3D堆叠的DRAM,通过超宽总线实现高带宽,容量较大但成本高,且市场上极度缺货。 Kernel(算子):连接AI算法与芯片硬件的“翻译官”,将矩阵乘法、注意力等算法操作转化为硬件可执行的指令。算子开发属于内核级编程,直接决定模型的推理速度、能耗和芯片兼容性。 系统级异构:指在系统层面组合不同类型的计算芯片(如GPU、SRAM推理芯片、专用加速器),用最合适的硬件做对应部分的应用,而非用一颗芯片包揽所有工作。OpenAI Jalapeño则选择将异构收进单颗芯片内部。 流片(Tape Out):指芯片设计完成后,将电路版图数据交给晶圆厂进行实际制造的过程。晶圆厂据此制作掩模(Mask),再通过光刻等工序生产芯片。流片成本极高,先进制程一次可达数百万美元,且若设计有误,整批芯片可能报废。
【监制】 泓君 【后期】 Amei 【运营】 朱婕 【BGM】 Still Waiting For You STEMS INSTRUMENTS - Wave Saver Seven Daughters - Fabien Tell Reclaim - Megan
[Source](https://www.youtube.com/watch?v=aS69y40BoyM)