就叫老张好了
尽管AI算力需求将微电子高薪景气周期拉长至10到15年,但大模型对芯片设计流程的渗透与严苛的工程实习门槛,正加速淘汰缺乏实际流片经验的初级人力与转行群体。
AI-assisted summary of 跟三个IC工程师聊,IC行业还能“支棱”多久? — original source. Check the original for full context.
Source published:
Key ideas
- 受访工程师预估微电子IC设计的“高薪红利期”仍能维持10至20年,核心驱动力在于全球AI硬件算力扩张对芯片产能的虹吸,但地缘政治摩擦与先进制程限制仍是最大不可控变量。 (10:00)
- 高校科研与工业界工程规范脱节严重,校招筛选已演化为“商业实习 > 完整流片/FPGA项目 >> 普通学术论文”的残酷卡点,材料与器件工艺背景转行设计的窗口正快速收紧。 (65:00)
- AI在自动化脚本编写(如 Claude Code)和方案早期评估上展现出降维打击能力,虽受内网物理隔离保护暂未取代人力,但EDA底层大模型化与自研巨头的技术倾销或将重塑未来研发分工。 (45:00)
- 涵盖1至8年经验的三位工程师职业满意度罕见齐聚8分(满分10分),从业者反驳了“非双九找不到工作”与“35岁必遭淘汰”的极端恐慌,指出深耕一线技术专家(IC)通道依然具备稳固的职业溢价。 (60:00)
Detailed notes
## Background 该视频由哔哩哔哩UP主“就叫老张好了”于2026年10月5日发布,是其“某某专业到底怎么样”系列的开篇对谈。视频邀请了三位处于不同职业阶段的集成电路(IC)设计工程师,共同探讨微电子与芯片设计行业的从业现状、就业红利期与未来发展前景。
## TL;DR 节目围绕三位覆盖1年到8年经验的数字与模拟IC工程师展开深度对话,复盘了行业从冷清期到地缘政治与AI浪潮驱动下的爆发历程。嘉宾们系统梳理了数字IC各细分岗位的生态格局与社招竞争力模型,打破了“非双九不可”的学历焦虑与过度内卷的加班滤镜,并一致认为行业高薪红利仍有10至20年的窗口期。针对AI对IC设计的冲击,众人辩论了EDA工具革新与核心机密壁垒的瓦解风险,最后强调在应届生求职中“工程实习与流片经历远大于学术论文”的残酷现实。
## Atmosphere & style 整场对谈兼具行业老兵的从容务实与职场新人的敏锐焦虑,褪去了“为国造芯”的宏大叙事滤镜,还原了真实的工程日常与职场博弈。老张的主持节奏张弛有度、提问犀利直击痛点,三位嘉宾在AI颠覆性与核心壁垒的交锋中火花四溅,但在打出全员“8分”满意度时又展现出对赛道的底气与自洽。整期内容既有对学历贩卖焦虑的有力驳斥,又有对新人求职的温情实操指引,听感真诚、透彻且极具内行说服力。
## Bulletin - [10:00](https://www.bilibili.com/video/BV1onHs6HEbP?t=600s) 受访工程师预估微电子IC设计的“高薪红利期”仍能维持10至20年,核心驱动力在于全球AI硬件算力扩张对芯片产能的虹吸,但地缘政治摩擦与先进制程限制仍是最大不可控变量。 - [01:05:00](https://www.bilibili.com/video/BV1onHs6HEbP?t=3900s) 高校科研与工业界工程规范脱节严重,校招筛选已演化为“商业实习 > 完整流片/FPGA项目 >> 普通学术论文”的残酷卡点,材料与器件工艺背景转行设计的窗口正快速收紧。 - [45:00](https://www.bilibili.com/video/BV1onHs6HEbP?t=2700s) AI在自动化脚本编写(如 Claude Code)和方案早期评估上展现出降维打击能力,虽受内网物理隔离保护暂未取代人力,但EDA底层大模型化与自研巨头的技术倾销或将重塑未来研发分工。 - [01:00:00](https://www.bilibili.com/video/BV1onHs6HEbP?t=3600s) 涵盖1至8年经验的三位工程师职业满意度罕见齐聚8分(满分10分),从业者反驳了“非双九找不到工作”与“35岁必遭淘汰”的极端恐慌,指出深耕一线技术专家(IC)通道依然具备稳固的职业溢价。
## Key takeaways - [00:00](https://www.bilibili.com/video/BV1onHs6HEbP?t=0s) 微电子行业的发展并非一贯平稳:2018年之前属于冷门转行高发期,中美科技摩擦与自主可控热钱引爆了首轮高薪潮,而当前新一轮周期则完全由AI热潮驱动。 - [05:00](https://www.bilibili.com/video/BV1onHs6HEbP?t=300s) 高校课题与工业界实际需求严重割裂:除存内计算、HLS等前沿方向就业面极窄外,普通院校由于数字流片成本高昂难以提供实战机会,导致应届生只能靠EDA流程熟练度与FPGA验证勉强支撑。 - [10:00](https://www.bilibili.com/video/BV1onHs6HEbP?t=600s) 专业属性对求职结果的影响高于微弱的名校光环:纯血IC设计壁垒极高,材料器件自学转设计的窗口正向顶尖高校收缩;211院校的集成电路设计方向在起薪与落地机会上普遍优于985传统工科。 - [15:00](https://www.bilibili.com/video/BV1onHs6HEbP?t=900s) “为国造芯”的崇高情怀在日常繁重工程中会被迅速消解,工程师持续的工作热情主要依赖于流片点亮、搭载量产车机的落地成就感以及直接的薪资晋升激励。 - [20:00](https://www.bilibili.com/video/BV1onHs6HEbP?t=1200s) 下游终端厂商遭遇的存储芯片紧缺并非单纯因巨头控产,核心症结在于AI算力与HBM对先进制程晶圆产能的巨额虹吸,加之半导体产线扩建存在2至3年的物理硬周期。 - [25:00](https://www.bilibili.com/video/BV1onHs6HEbP?t=1500s) 数字IC各岗位冷热不均:数字验证(DV)人员配比最高、简历投递最卷;而数字中端与DFT可测性设计因认知度低导致工业界对口人才断层;总线互联与高性能核心则越老越吃香。 - [30:00](https://www.bilibili.com/video/BV1onHs6HEbP?t=1800s) 社招筛选呈阶梯式考量:1至3年看完整Flow流程与单模块深度,3至5年看简历连续性与业务深度,8至10年则看细分技术深水区(如高速ADC、PLL)的专家壁垒与系统级落地能力。 - [40:00](https://www.bilibili.com/video/BV1onHs6HEbP?t=2400s) 国内半导体行业所谓“中年危机”很大程度上是由于行业高速发展时间较短导致的70后历史性基数不足,大公司普遍设有技术专家通道,不强制转型管理也可实现稳健发展。 - [45:00](https://www.bilibili.com/video/BV1onHs6HEbP?t=2700s) 出于代码保密与商业机密考虑,芯片研发核心网表严格处于内网物理隔离状态,当前外网AI工具主要充当写脚本、方案选型对比及技术报告起草的“能力放大器”。 - [50:00](https://www.bilibili.com/video/BV1onHs6HEbP?t=3000s) 长期来看,新思科技与楷登电子等EDA巨头正在底层工具集成LLM,兼备芯片与大模型能力的自研巨头可能将芯片工程能力训练为“AI Skill”对外输出,倒逼工程师向产品定义与顶层架构转型。 - [55:00](https://www.bilibili.com/video/BV1onHs6HEbP?t=3300s) 打破通宵熬夜的刻板行业滤镜:尽管模拟IC部分团队仍存在高强度加班,但整体节奏受芯片流片节点(Milestone)周期调控,资深工程师更推崇高效率与拒绝形式主义耗时。 - [01:00:00](https://www.bilibili.com/video/BV1onHs6HEbP?t=3600s) 网络上“非双九(本硕双985)无法入行”属于脱离工业界实际的焦虑制造,除少数大厂最热门岗位严卡初筛外,具备扎实工程功底的双非硕士在中小型芯片公司仍有广阔生存空间。 - [01:05:00](https://www.bilibili.com/video/BV1onHs6HEbP?t=3900s) 应届生校招制胜策略:在面试考核中“工业界实习 > 完整流片项目 >> 纯学术论文”,能否清晰表达模块架构、设计考量与Bug排查细节远比发论文更具决定性意义。
## Detailed walkthrough ### [00:00](https://www.bilibili.com/video/BV1onHs6HEbP?t=0s) 开篇与嘉宾背景:IC设计行业的“冷暖自知”
老张开启了“某某专业到底怎么样”的新系列对谈,第一期聚焦当下备受瞩目的微电子与集成电路(IC)设计方向。本期邀请了三位处于不同职业阶段的代表:拥有8年数字设计经验且已带团队的“万”(2018年毕业于广东排名前二的高校微电子硕士,目前负责SoC设计)、拥有8年模拟设计经验的“陆飞”(2018年毕业于哈尔滨工业大学,曾辗转两家小公司,现任职于对标纳芯微的芯片公司),以及入行仅一年的新人“秋水”(东京大学IC设计科班硕士,目前在芯片公司从事算力芯片的数字前端设计)。虽然三位从业者在行业前景上整体保持乐观,但在讨论到微电子目前的“人上人”就业红利期还能维持多久、以及AI是否会砸掉工程师饭碗时,内部却产生了截然相反的微妙分歧。
谈及入行初衷,秋水表示自己赶上了中美科技战的关口,眼见半导体成为大国博弈的核心节点,加上本科电气工程的强电背景,切换到弱电数电模电极为丝滑,认定这是个长期回报丰厚的赛道。陆飞则坦言2014年填志愿时甚至对芯片一无所知,完全是凭着对电子科技和生物工程的童年兴趣摸索进来的。万则是考研通信方向被刷后调剂到了微电子,在数字、模拟、PCB等方向中相中了数字设计,顺理成章走到了今天。
回望2018年的就业市场,万和陆飞感慨那时的微电子远非当下的“风口”。当时行业内可选的模拟和数字大厂屈指可数,纳芯微在当时还是名不见经传的小微企业,模拟领域叫得出名字的也就圣邦微、艾为电子、上海贝岭等少数几家。万回忆道,当时工作十多年的资深工程师月薪往往也只有一两万元,许多师兄师姐毕业后纷纷选择考公务员或去国家电网,转行率极高。直到中兴事件和华为被制裁相继发生,外部地缘政治彻底引爆了自主可控的需求,热钱与政策大量涌入,全行业的薪资才开始水涨船高。
- **秋水**:东京大学IC设计科班硕士,入行约1年,算力芯片数字IC前端设计。 - **陆飞**:2018年哈尔滨工业大学毕业,8年模拟IC设计经验,现就职于模拟芯片企业。 - **万**:2018年广东高水平985微电子硕士毕业,7-8年数字IC经验,现负责SoC设计及团队招聘。
---
[05:00](https://www.bilibili.com/video/BV1onHs6HEbP?t=300s) 学院派与工业界的割裂:流片机会、方向错位与门槛剧增
针对许多学生抱怨“学校学的内容与企业实际需求严重脱节”的现象,三位嘉宾展开了深入探讨。秋水分析,这主要取决于所读的方向与学历阶段。对于数字和模拟设计的科班硕士而言,两三年的时间能通过实际项目跑通EDA流程并积累工具使用经验,就已经算成功拿到了入行门票,指望在硕士阶段设计超大型芯片是不切实际的。更严重的脱节在于高校的某些前沿课题(如高层次综合HLS、存内计算等)在工业界对口岗位极少,往往仅存在于少数初创公司,导致学生毕业时发现“学无所用”。
在高校流片资源上,模拟方向通常比数字方向更具优势。万指出,模拟方向做MPW(多项目晶圆批次,Multi-Project Wafer)的投片成本相对较低,导师带学生流片的机会较多;而大型数字芯片的流片成本动辄数百上千万,除清华、北大、复旦、浙大、东南、成电、西电等顶级高校外,绝大多数普通院校几届学生都难赶上一次完整的数字流片机会,很多学生在校期间只能靠FPGA验证或基础半导体物理撑门面。
面对如今求职市场上的简历内卷,万直言现在应届生的平均水准比他们当年强得多,很多人研二研三就积累了多个高质量流片项目,跑流程极其熟练。但现实极其残酷:如今一个核心岗位放出,收四五百份简历是家常便饭。面试官和HR没有精力逐一甄别潜在能力,只能靠“硬卡实习经历”和“硬卡流片经验”来粗暴初筛。陆飞也承认,当年自己靠啃透拉扎维(Razavi)的《模拟CMOS集成电路设计》就能拿到不错的工作,但那样的宽容时代已经一去不复返了。
---
[10:00](https://www.bilibili.com/video/BV1onHs6HEbP?t=600s) 材料器件转设计的死局,与高考/考研择校的取舍
针对微电子和集成电路学院内部大量偏向材料、器件、半导体物理等工艺方向的学生能否转行做IC设计的问题,嘉宾们给出了极为骨感的现实画像。秋水观察,目前仅有清北、复旦、中科院等最顶尖高校的学生,在兼备高质量设计实习的前提下才有一线生机转入数字或模拟设计;普通院校的材料器件生自学转设计的窗口几乎已经彻底关闭。陆飞也强调,模拟设计极度依赖长期的经验沉淀,工业界招聘普遍只认“纯血科班”,材料背景的学生如果执意进入Fabless公司,更现实的路径是去应聘极度稀缺的器件工程师(Device Engineer)岗位,或者先去门槛稍低的公司工作两三年完成跳板过渡。
```mermaid flowchart TD accTitle: IC设计求职层级与筛选逻辑 accDescr: 展示应届生在学历、专业与流片经历多维卡点下的求职流向
subgraph 背景筛选 ["初筛门槛"] Sch["院校背景 (985 / 211 底线)"] Maj{"专业属性"} end
subgraph 分流方向 ["专业分流路径"] Design["纯血IC设计 (模拟 / 数字)"] Material["半导体材料 / 器件物理"] end
subgraph 竞争结果 ["求职落地结局"] TopTier["一线大厂 / 核心设计岗 (卡流片/实习)"] FablessDev["Fabless器件工程师 / 中小厂跳板"] Out["简历秒挂 / 无法转入设计"] end
Sch --> Maj Maj -->|"设计科班"| Design Maj -->|"材料/工艺方向"| Material
Design --> TopTier Material -->|"顶级985 + 核心实习"| FablessDev Material -->|"双非/无对口实习"| Out ```
在面对“考研保研是优先选名校普通专业,还是选次一级学校的设计方向”的抉择时,嘉宾们的观点达成了共识: - **门槛红线**:万指出,至少要有一个211工程的底线,否则很多头部企业的HR简历筛选系统会直接将人淘汰。 - **专业优先于微弱的名校光环**:在通过211初筛的前提下,211的集成电路设计方向明显优于985大学的泛机械、土建等传统工科。 - **薪酬级差对比**:秋水补充道,传统工科顶级名校(如顶尖机械)博士毕业的起薪,往往只能与普通微电子硕士的起薪打个平手,选对行业在当前具有压倒性优势。
对于“微电子高薪‘人上人’地位还能挺多久”的问题,秋水给出了10至15年的预期,但警告台海局势等尖端先进制程的地缘政治是无法预测的短期黑天鹅;陆飞则极其乐观地预计能再挺20年,理由是“2030年左右全球AI产值将达到7万亿美元,底层硬件芯片在未来20年仍是刚需”;万同样给出10至15年的判断,但将AI与EDA工具的飞速进化列为最大的潜在变量。
---
[15:00](https://www.bilibili.com/video/BV1onHs6HEbP?t=900s) “为国造芯”的情怀与日常打卡的骨感
当聊到行业内曾大肆宣扬的“为国造芯”口号时,秋水坦言在求学和入行之初确实会觉得自己是“波涛汹涌的中美科技战浪潮中的弄潮儿”,但在实际工作中,这种宏大叙事会被日常琐碎彻底消解。日常面对的是解决不完的仿真错误、代码Bug以及疲惫的向上管理:“你工作中解决各种难题,根本没工夫想这些。更多时候是在反复斟酌字句改汇报材料、去猜领导的心思怎么报才合胃口,这时候会有不少负反馈。”但他也认可,闲暇回顾时依然能感受到自己在探索科技最前沿的正反馈。
陆飞和万则将职业成就感拆解为非常具体的技术节点与物质回馈: - **流片点亮与量产**:第一次流片成功、上机点亮,或者看到自己设计的芯片搭载在量产汽车和主流消费品上被千万人使用,那种成就感无可替代。 - **升职加薪的硬核反馈**:解决系统级难题、完成关键Debug后随之而来的薪资跃升,是维持职业热情的原动力。 - **方向的厌倦与迭代**:陆飞提到自己曾做过存储芯片,做久了会觉得存储赛道国内玩家极其固定(多为Nor Flash、EEPROM或几大头部原厂),技术迭代相对局限。他在感到乏味后主动转向了高速接口等前沿方向。
关于行业行情的走势,三人一致认同2018至2019年中美摩擦是第一波超级红利起点,而当前这一轮景气回暖则是彻底被资本裹挟在AI热潮中。
---
[20:00](https://www.bilibili.com/video/BV1onHs6HEbP?t=1200s) 存储缺货八卦、资本虹吸,与新人独挑大梁的荒诞现实
针对近期宏碁(Acer)董事长公开炮轰“市场上并不缺内存,只是三大存储巨头默契控产控价”的新闻,几位工程师给出了内行视角: 1. **利益立场的挤压**:宏碁作为PC终端厂商,深受存储涨价且无法向下游转嫁成本的困扰,“董事长那是真急了”; 2. **AI对产能的巨量虹吸**:万与陆飞指出,AI大模型对高带宽内存(HBM)及服务器内存的吞吐要求是无底洞,英伟达、谷歌等巨头携天量资金抢占晶圆产能,传统消费电子的产能必然遭到无情挤压; 3. **扩产周期的重资产属性**:半导体建厂扩产从破土到量产至少需要两到三年,即使SK海力士、三星、美光及长鑫存储已经在全力扩产,短期供需失衡依然是客观物理限制。
在探讨职场初期的挑战时,秋水分享了自己公司一个极其离谱的现象:作为入职不到一年的新人,他居然被安排去独立负责一个需要实际流片的芯片项目,并直接向高层汇报。秋水苦笑称:“99.9%的芯片公司都不可能让新人去挑大梁带项目,因为IC设计太吃经验了。”
导致这一反常现象的原因极为现实:公司将经验丰富的老专家全数调往最赚钱的核心主营业务产品线,而秋水所在的项目虽然也是量产流片项目,但利润率相对较低。更荒诞的是管理层的认知偏差——高管们天真地认为“现在已经是AI时代了,AI无所不知,AI可以淘汰老专家”,因此盲目放手让新人依靠AI和既有资源去扛项目。这导致秋水陷入极度的经验焦虑:周围全是新人,架构设计缺乏老法师把关,做关键决策时“心里全是虚的”,每天花大量精力做PPT向领导证明自己的方案没有漏洞。
---
[25:00](https://www.bilibili.com/video/BV1onHs6HEbP?t=1500s) 数字IC各岗位生态图谱:从前端、中端到验证与DFT
针对业界流传的“模拟设计天花板比数字设计高”的说法,陆飞直截了当地予以反驳。他指出硅谷芯片巨头的高管和行业领袖多数是做算法与数字架构出身;所谓“模拟更难”的错觉,仅仅是因为模拟设计涉及的知识维度更杂——从半导体工艺、器件物理、电路建模、系统设计到封装测试,每一步都要兼顾,但并不代表数字设计的天花板就低。
在数字IC领域,万为初入行者系统梳理了主流赛道与各细分岗位的生态格局:
| 细分岗位/方向 | 核心职责与技能要求 | 团队人数与供需现状 | 赛道前景评价 | |:--- |:--- |:--- |:--- | | **通用协议与互联** | 聚焦PCIe、DDR、NoC(片上网络)总线,深度把控架构带宽与延迟(Latency) | 核心主力,各大型芯片必配 | 极度依赖经验,通用性极强,越老越吃香 | | **高性能核心 (CPU/GPU)** | 高性能处理器架构与超标量设计 | 研发难度极高,门槛拔尖 | 长期价值稳固,属于行业顶层基石 | | **NPU / AI加速** | 专有计算架构设计,面向深度学习推理与训练加速 | 初创公司起薪极高,资本扎堆 | 当前火爆,但10年后可能像当年的ISP一样格局收敛,大量玩家出局 | | **数字前端 (RTL)** | 将产品需求转化为RTL代码,掌握总线、电路实现及协议,团队枢纽 | 核心枢纽,需频繁与验证、后端、软件协同 | 行业需求稳健,综合能力要求高 | | **数字中端** | 负责逻辑综合、形式验证、静态时序分析(STA)等,衔接前后端 | **岗位需求少,人才极度稀缺** | 很多人不了解,常由前端或后端兼任或转入 | | **数字验证 (DV)** | 构建UVM环境,进行功能覆盖率与随机验证,确保流片零Bug | **团队中人数最多、岗位供给量最大** | 规模大厂中设计与验证比例常达到1:2甚至1:3 | | **数字后端 (PR)** | 布局布线(P&R)、时序收敛、物理验证及制造交付 | 人数视芯片规模及自研物理库深度而定 | 大芯片必不可缺,技术壁垒极高 | | **DFT (可测性设计)** | 插入扫描链、BIST、故障模型覆盖,确保芯片制造后可测试 | 需求人数与中端类似,相对小众但不可或缺 | 专业性强,应届生往往认知不足 |
万特别指出,很多应届生在校时只知道设计和验证,导致验证岗位投递扎堆,而中端和DFT因为了解的人少,工业界往往面临“虽然岗位总数不大,但也招不到合适对口人才”的尴尬断层。
---
[30:00](https://www.bilibili.com/video/BV1onHs6HEbP?t=1800s) 社招竞争力模型:从三年跳槽窗口到十年技术深水区
针对社招市场的评价标准,三位工程师给出了不同年限的分级模型: - **1至3年经验的新人**:秋水认为这一阶段的核心竞争力是对“完整IC设计Flow(全流程)”的熟悉程度。前端工程师不仅要会写代码,更要清楚上下游对接的每个文件、每种EDA工具的用法,并对某个特定方向(如PCIe、NoC、特定微架构)有系统认知。值得注意的是,虽然业内普遍认为工作满3年跳槽最稳妥,但今年市场行情回暖明显,很多仅有1到2年工作经验的年轻工程师在市场上也能轻松拿到极具竞争力的Offer。 - **3至5年的骨干期**:万表示,公司招募这个阶段的工程师最看重“踏实度”与“简历的连续性”。频繁一年一跳的简历会大打折扣,面试官更看重候选人能否将自己负责的模块在逻辑、架构和深度上讲透。 - **5至10年以上的资深工程师**:行业对这一梯队的要求是深度与广度的统一。陆飞指出,模拟设计在10年以上能拿得出手的专家级人才在市场上极度抢手,这类人才往往在某个细分领域(如超高速ADC/DAC、低抖动PLL等)达到了行业前列水平;如果8年硕士背景顺利,年薪百万是完全可以触及的标杆。
当老张犀利提问“如果候选人简历上的项目是‘包装吹水’的,但由于面试前做了充分功课,所有技术深挖都能对答如流,面试官是否会在意”时,万给出了出人意料的包容回答:“如果我往深了问他都能回答得头头是道,那他就算招过来也一定能做得很好,因为这证明他的学习能力和逻辑自洽能力是极其强悍的。”
对于秋水当前缺乏资深导师领路、不得不闭门造车的焦虑,陆飞和万给出了过来人的建议: 1. **摆脱被动投喂思维**:利用大公司现有的代码库、以往成功的成熟项目归档以及庞大的服务器与EDA资源自学,自我摸索往往是技术突破最快的方式; 2. **大胆跨级借力**:既然项目没有颠覆性的全新技术,必然有前人沉淀的架构可以参考,遇到卡点时抛弃心理包袱,大胆向上升级汇报、向资深同事请教,将公司的既有工程资产转化为个人能力。
[40:00](https://www.bilibili.com/video/BV1onHs6HEbP?t=2400s) 能否干到退休与“35岁中年危机”:技术还是管理?
老张抛出了一个微电子行业工程师普遍关心的终极命题:IC这行究竟能不能一直干到退休?是否也会像互联网行业那样面临突如其来的中年危机甚至行业泡沫破裂?万直言,干到退休确实存在一定风险,但退休前“打上一笔钱”还是完全可行的。针对老张此前关于“AI一直在发展,IC就一直在风口上”的论点,万认为这句话前半句很对,但对于广大工程师而言却未必是风口——长远来看,AI会持续压缩中低端IC设计岗位,唯有中等偏上及顶尖的工程师才能留在牌桌上,新入行者想干到退休绝非坦途,关键在于能否持续拉升个人技术壁垒。
对于行业内是否普遍存在年龄天花板,几位工程师也谈到了实际体感。陆飞提到,自己待过的公司里45岁甚至50岁以上的工程师极为罕见,这倒不是因为行业故意裁掉大龄员工,而是一批人可能因为精力和高强度项目压力扛不住主动离开,若到了一定年纪又无法晋升,处境就会十分尴尬。老张与秋水则反驳指出,国内集成电路产业本身才高速发展了没多少年,市场上天然就缺少70后老工程师,大多以80后为主;相比互联网大厂里连40岁的人都难觅踪影,IC行业里40多岁且吃香的技术大牛依然大量存在,行业目前仍处于工程师职业红利期。
在谈到资深工程师必经的技术路线与管理路线二选一时,三位工程师展现出了高度的技术导向共识。经历了三次跳槽选择的万表示,自己每次都坚定选择了一线技术路线;陆飞同样认为做领导虽然收入可能多出20%到30%,但要面临跨部门协作的高压与各种技术/业务挑战,远不如扎根一线纯粹;秋水也赞成在具备双轨晋升通道的大公司里,专心走技术专家路线不仅契合自身性格,也能规避不擅长管理带来的内耗。
- **行业年龄结构**:国内半导体起步较晚,70后工程师客观基数极小,市场上以80后及更年轻的一代为主,大龄员工少主要是历史体量问题,而非单纯的“35岁即淘汰”。 - **晋升路径选择**:大公司普遍设有管理通道与技术专家(Individual Contributor / Fellow)平行晋升路线,三位工程师均倾向于留在技术一线,避开高压的跨部门撕扯。
---
[45:00](https://www.bilibili.com/video/BV1onHs6HEbP?t=2700s) AI在芯片设计中的渗透:从脚本神器到方案评估放大器
老张转入AI对IC设计的实际冲击,特别向拥有8年资深经验的万发问:为何会感叹“AI写得比自己更好、效率更高”?万解释称,在编写脚本(Scripting)领域,类似 Claude Code 这类工具的表现极其惊人——只要把输入输出和需求描述清楚,AI能自主跑通逻辑、排查报错并快速迭代修复,既快又好,远胜人工手写。但他也指出,芯片流程中其他非标准化环节如果交给AI,模型消耗大量Token且学习周期极长,短期内还很难全面渗透。
陆飞和秋水也分享了各自日常使用AI的场景。芯片设计服务器严格处于内网隔离状态,涉密的代码与网表根本不可能外挂公网大模型,因此AI目前主要充当外网辅助工具:编写文档、制作PPT、整理测试数据,或者在方案初期写小脚本进行初步模块评估。秋水举例说明,当有两个实现方案犹豫不决时,自己不会盲目从零手写一套 RTL 并硬跑综合验证,而是让AI预先对比方案优劣、起草模块 Specification(Spec)或生成基础小模块。他们普遍将大模型定位于“工程师能力的放大器”,而非取而代之的替代品。
老张顺势提出业界常见的防守逻辑:芯片设计底层充斥着各家厂商严防死守的商业机密和“黑盒数据”,既然厂商绝不可能把核心自研数据喂给大模型,AI就得不到优质训练集,那IC工程师岂不是筑起了极高的防护墙?然而万对此提出强烈反对,他以自动驾驶领域特斯拉为例警示道,核心壁垒不会因某一家厂商保守而永远安全,“你不做,国外或别家有了数据规模之后就会做出来,反过来向你倾销”,坐以待毙的设防思维极其危险。
```mermaid flowchart TD accTitle: AI在芯片设计流程中的渗透现状与壁垒 accDescr: 展示内网芯片设计与外网AI辅助工具的隔离关系,以及当前AI应用领域和数据壁垒。
subgraph 外网环境["外网开发与辅助(已广泛应用)"] A["Shell/Python 脚本自动化 (Claude Code 等)"] B["方案评估与架构对比"] C["文书处理 (Spec / 报告 / PPT)"] D["基础通用模块代码生成"] end
subgraph 内网隔离环境["内网涉密研发(数据物理隔离)"] E["核心 RTL 代码与 IP 库"] F["EDA 综合 / 布局布线 / 时序分析"] G["商业机密与客户定制调试数据"] end
subgraph 潜在破局路径["未来演进与壁垒突破"] H["EDA巨头工具级大模型内置"] I["自研闭环巨头(如阿里、苹果)私有化模型"] end
外网环境 -.->|"辅助提效,能力放大"| 内网隔离环境 潜在破局路径 ==>|"打破训练数据封锁"| 内网隔离环境 ```
---
[50:00](https://www.bilibili.com/video/BV1onHs6HEbP?t=3000s) 巨头卖Skill、EDA革命与“替代论”分歧
关于芯片核心机密是否会被AI吞噬,场面展开了一场火花四溅的辩论。老张质疑,传统芯片公司的命脉就是技术,若交出核心数据让模型训练,隔天通用大模型就能平替其业务,公司立足之本何在?万则勾勒出一种颠覆式的商业推演:假设计算巨头(如苹果)积累了大量芯片自研数据与流片经验,完全可以将内部芯片工程能力训练成专有AI“Skill(技能包)”,未来不再单单靠卖硬件,而是直接向研发能力不足的中小企业倾销这种自动化设计 Skill,从而实现对传统芯片研发模式的颠覆。
秋水对此推演深表赞同,并指出当前行业龙头已经在向这个方向实质推进: - **EDA巨头行动**:Synopsys(新思科技)与 Cadence(楷登电子)正在全力研发集成大语言模型(LLM)的EDA自动化工具链,直接从工具底层优化IC设计和PPA收敛流程。 - **软硬一体巨头整合**:像阿里这类兼备顶尖芯片自研团队(达摩院、平头哥 RISC-V 生态)和自研通用大模型训练能力的大厂,完全具备在内部打通芯片工程数据与专属大模型的客观条件,所谓“核心数据绝不会喂给模型”的前提正在逐步松动。
陆飞则依然保持谨慎与乐观态度。他认为芯片设计中最关键的创新架构设计、前沿工艺极限突破以及流片后的硅后Debug和客户技术支持,极其依赖人类专家的直觉与现场经验,AI本质上缺乏原生创新能力,短期内极难全面颠覆资深工程师的核心价值。尽管视角各异,众人一致认同:只要底层AI产业还在疯狂狂飙,IC设计的算力刚需就会一直在风口浪尖;未来若岗位革命真的到来,工程师可能需要提前考虑转型为给AI下需求的产品定义者或架构经理。
---
[55:00](https://www.bilibili.com/video/BV1onHs6HEbP?t=3300s) 撕开加班滤镜:从纳芯微的疯狂到准点下班的摸鱼哲学
老张将话题拉回具体的职场日常,调侃当天下午六点半找人时,除了初入职场疯狂加班的秋水外,万和陆飞居然双双准点下班,打破了大众对IC行业“通宵熬夜做芯片”的刻板印象。陆飞回忆起早年在纳芯微电子(Novosense)的经历,坦言刚去时加班极其恐怖,某一年的国庆长假甚至被拉去连加了6天班。在那段高压期结束后,他在后续跳槽时把“不加班、自由度高”设为了核心诉求,并在面试时直接与主管确认该文化。他评估模拟IC设计公司里大约有80%的团队平时依然存在较重加班,但随着近一年项目节奏调整,整体强度有一定回调。
万同样表示工作强度高度取决于芯片项目的具体生命周期(Milestone):“忙的时候该加班就加班,不忙的时候该走就走”。万强调,白天在公司保持高效率,把活干完就能准时走人,在公司无意义地耗时间坐着完全是“纯粹浪费生命”。对于秋水每天加班到晚上九点十点、周末还要随叫随到的海思式工作强度,万与陆飞均表示能理解那是大厂特定项目组的高压常态,白天往往被各类漫长的跨部门拉通会议填满,技术工作只能拖到夜间静心赶工。
秋水随后为所在公司略作澄清,指出团队大部分基础技术同事强度尚可,只是自己前阶段额外承担了大量管理汇报与杂务对接才被迫连轴转,近两个月甩掉繁杂琐事后,周末已能出门游玩并专注于技术沉淀。此外老张询问了此前在行业口碑中相对受冷落的射频(RF/视频)IC方向,陆飞坦言射频领域(如Wi-Fi、蓝牙射频前端)技术已高度成熟,国内外格局高度固化,集中在少数几家头部玩家手中,初学者进入的技术壁垒与就业选择面相对较窄。
---
[01:00:00](https://www.bilibili.com/video/BV1onHs6HEbP?t=3600s) 职场幸福度齐聚8分:打破“非双九不可”的学历焦虑
老张请三位嘉宾为自己当下的职业满意度进行打分(满分10分),令人意外的是,跨越不同年资的三个人给出的答案出奇一致——全员8分: - **秋水(8分)**:从上个月焦头烂额的5分谷底回升到8分。砍掉繁杂的非技术汇报后重获周末生活,且在技术上持续有正向产出,作为新人深感“知足常乐”。 - **陆飞(8分)**:正在钻研自身最感兴趣的技术细分方向,跳槽后薪资待遇有实质性提升,技术栈持续拓宽。 - **万(8分)**:公司福利好、氛围宜人,组里有老同事熟人照应,每天工作按部就班准点下班,整体极其舒适。
老张感慨道,在当今各行各业普遍遭遇降薪、裁员、弥漫消极情绪的宏观大环境下,三位不同阶段的IC人能集体给出8分的高满意度,证明微电子设计领域在未来10到15年的周期内依然是不可多得的优质赛道。针对该行业的填报与选择门槛,秋水理性分析道,如果考上了985/211层次高校且愿意扎实吃苦,IC设计能带来极其丰厚的技术回报与收入增长;但对于普通院校或者追求职业初期躺平清闲的人而言,该行业前期陡峭的学习曲线则意味着巨大的挫败感。
针对网络评论区甚嚣尘上的“非双九(本硕双985)找不到工作”的贩卖焦虑话术,三位工程师一致予以驳斥。他们指出: - 只有极少数头部设计大厂的最热门岗位会在初筛阶段严格卡“双九”或“九二”,行业整体远未卷到那种极端程度。 - 优秀的双非硕士只要基本功扎实、有拿得出手的项目或实习支撑,依然有大量中小型芯片公司和成熟半导体企业提供上岸空间。 - 校招找工作在很大程度上是能力与“机缘眼缘”的综合匹配,盲目散播极端学历歧视论调纯属脱离实际的恐慌制造。
---
[01:05:00](https://www.bilibili.com/video/BV1onHs6HEbP?t=3900s) 给应届生的求职指南:实习项目远胜论文,老张片尾寄语
在节目的尾声,老张邀请三位工程师给正在迷茫期、准备入行的应届生提出最核心的实操建议。秋水毫无保留地分享了两条关键经验: 1. **实习经历重于一切**:高校科研思维与工业界工程逻辑截然不同。学校里往往有了Idea直接上手写代码,而工业界极度看重 Spec 定义、技术评审(Design Review)与严苛流程规范。哪怕实习期间在边缘小组打下手,这段工业界经历也能彻底拉开简历差距。 2. **极其重视面试表达与准备**:科研成果再好、校内项目再硬核,如果面试时无法逻辑清晰地向面试官讲明白核心架构与难点,也是徒劳。很多发了顶会/高水平论文的同学因表达断层被淘汰,教训极其惨烈。
作为资深面试官的万对秋水的观点深表赞同。他明确指出,在校园招聘的面试现场,**“实习经历 > 流片与工程项目经历 >> 纯学术论文”**。除非求职者发表了行业顶会(如 ISSCC)等极具轰动性的学术成果会被破格高看一眼,否则面试官面对应届生简历时,首先深挖的一定是实际动手做过的工程项目细节,论文在大多数常规设计岗位的筛选权重中处于相对末端。
陆飞则建议准备进入模拟IC的同学务必把基础理论(如经典电路推导、小信号模型等)吃透扎实,入行后养成“多思考、多向资深同事提问”的主动学习习惯;同时在择业时尽量争取一个技术扎实、乐于带人的直接主管。老张最后在片尾总结强调,尽管今年半导体行情有明显的周期性回暖甚至中等材料生也能收获多枚Offer,但顺风期切忌盲目自满,求职者既要放下评论区焦虑,也要悲观且踏实地做足工程准备,才能在行业的长跑中稳稳立足。
- **应届生求职权重优先级**:商业实习经验与规范工程流程 > 完整流片/FPGA验证项目 > 学术论文(除 ISSCC / VLSI 等顶级成果外)。 - **模拟IC校招门槛**:大厂普遍要求211硕以上并采取大类统招,入职发Offer时再细分具体技术方向,面试最看重扎实的模拟电路底层功底。
## Notable quotes > [10:00](https://www.bilibili.com/video/BV1onHs6HEbP?t=600s) 2030年左右全球AI产值将达到7万亿美元,底层硬件芯片在未来20年仍是刚需 — 陆飞
> [15:00](https://www.bilibili.com/video/BV1onHs6HEbP?t=900s) 你工作中解决各种难题,根本没工夫想这些。更多时候是在反复斟酌字句改汇报材料、去猜领导的心思怎么报才合胃口,这时候会有不少负反馈 — 秋水
> [20:00](https://www.bilibili.com/video/BV1onHs6HEbP?t=1200s) 99.9%的芯片公司都不可能让新人去挑大梁带项目,因为IC设计太吃经验了 — 秋水
> [20:00](https://www.bilibili.com/video/BV1onHs6HEbP?t=1200s) 现在已经是AI时代了,AI无所不知,AI可以淘汰老专家 — 秋水
> [30:00](https://www.bilibili.com/video/BV1onHs6HEbP?t=1800s) 如果我往深了问他都能回答得头头是道,那他就算招过来也一定能做得很好,因为这证明他的学习能力和逻辑自洽能力是极其强悍的 — 万
> [45:00](https://www.bilibili.com/video/BV1onHs6HEbP?t=2700s) 你不做,国外或别家有了数据规模之后就会做出来,反过来向你倾销 — 万
> [55:00](https://www.bilibili.com/video/BV1onHs6HEbP?t=3300s) 忙的时候该加班就加班,不忙的时候该走就走 — 万
> [01:05:00](https://www.bilibili.com/video/BV1onHs6HEbP?t=3900s) 实习经历 > 流片与工程项目经历 >> 纯学术论文 — 万
## Mentioned 老张, 万, 陆飞, 秋水, 纳芯微, 圣邦微, 艾为电子, 上海贝岭, 中兴通讯, 华为, 东京大学, 哈尔滨工业大学, 拉扎维 (Behzad Razavi), 宏碁 (Acer), SK海力士, 三星, 美光, 长鑫存储, 英伟达, 谷歌, 特斯拉, 苹果, 阿里巴巴, 达摩院, 平头哥, Synopsys (新思科技), Cadence (楷登电子), Claude Code, 海思, ISSCC
[Source](https://www.bilibili.com/video/BV1onHs6HEbP)